专用集成电路和可编程集成电路.pptVIP

8.3标准单元集成电路从表面上看，标准单元IC与门阵列IC的芯片版图好像没有明显的差别，但实质上，两者有以下本质差异：标准单元中各单元虽然高度相等，但宽度不等。而门阵列中各单元是完全相同的。两者都具有布线通道，但有通道门阵列的布线通道是固定的，而标准单元中是可变的。在门阵列中、对于一种基片结构，共I/O管腿数是固定的；设计时可利用其全部或部分I/O管腿。在部分利用时，空余的管腿不予连接。但在标准单元中，则是根据需要设计I/O管腿数，因而没有空余的I/O管腿。门阵列基片是完成了连线以外的所有加工工序，需要单独设计的掩模版只有2至4块；但对于标被单元则不同，由于所调用的单元不同，布局的结果不同，布线结果不同，布线通道间距也不同，因顺需要设汁所有的掩模版。123458.3标准单元集成电路8.3标准单元集成电路标准单元与门阵列相比有以下明显的优点：(1)芯片面积的利用率比门阵列要高。芯片中没有无用的单元，也没有无用的晶体管。(2)可保证有100％的连续布通率。(3)可以与全定制设汁法相结合，在芯片内放入专门定制的功能块。但标准单元也存在一些问题：(1)原始投资大。单元库的开发需要投人大量的人力物力，当工艺变化时，单元的修改工作需要付出相当大的代价。因而如何建立—个在比较良的时间内能适应技术发展的单元库是一个突出的问题。(2)成本较高。因为所有的掩模版都需要专门定制。(3)周期较长。由于芯片的加工需要经过全过程，无法事先完成加工中的某些工序。对于一些实验性的研究项目或开发项目，需要的芯片数目很少，即使采用门阵列其代价也变得大局，因而出现了一种多设计项目硅圆片(muliti-projectwafer，MPW)的加工方式。1它是将各个具有完全不同设计内容的设计项目(当然也可以是同一设计公司所设计的)集合在在一起，然后得到一个具有多项同的掩模版图，经定制多层掩模版后送去加工。在加工完毕后，将硅片分割开来，设计者各自取回属己设计的那部分芯片进行测试分析。这样制造掩模版的代价和加工芯片的成本内多个设计项目的设计者所分担，出而大大减少了风险。28.4多设计项目硅圆片方法可编程逻辑器件programmablelogicdevice)是一种标准产品，是已完成了全部工艺制造、可以直接从市场上购得的产品。刚购来时它不具有任何逻辑功能，但一经用户(设计人员)编程就可以实现设计者所要求的逻辑功能。这一特点使它深受系统设计人员的喜爱。因为如前所述，门阵列的单独处理需要出芯片制造商再次制作掩模版，完成连线工序；而PLD的可编程则由设计者自己通过开发工具就可完成。这就大大方便于设计者，同时缩短了设计周期，也减小厂设计风险，降低了成本。可以说可编程逻辑器件的出现对电子系统的设计方法带来了极大的变革。128.5可编程逻辑器件PLD包合两个基本部分：一是逻辑阵列，它由与矩阵、或矩阵和反相器所组成；另一是输出单元或宏单元(macro-cell)，宏单元的作用是使设计者能改变PLD的输出结构。01输入信号首先通过与矩阵，产生一系列输入信号的组合。每组组合称为乘积项。然而这些乘积项在或矩阵中相加，再经输出单元或宏单元输出。02与/或结构可直接实现任何“积之和”形式表达的逻辑，而任何坦辑功能从原则上讲，都可以通过卡诺图(Karnaughmap)和摩根定理得到“积之和”的逻辑方程。038.5可编程逻辑器件8.5可编程逻辑器件图8-11示出了与矩阵的局部示意图。从图中看出，A、B、C为3个输入端且具有两条相反极性的输入线(为垂直线)，它们通过可编程连接点(习惯上称为熔丝点)连接到与门的输入端。这种连接在图上表示为“×”号，水平线称为乘积线。如在输入线与乘积线处有×符号，则表示未经编程，即仍然保持连接(熔丝未被熔断)。如果希望其中的一根输入线不再跟与门连接，就将该交叉处的×符号取掉，这表明该处已经编程(熔丝已被熔断)。图8-11中的Fl和F2称为乘积项，乘积项执行的功能为。由熔丝实现编程的双极型PLD，其实际电路图如图8-12所示(这里只显示了F1)。8.5可编程逻辑器件在制造时在所有的交叉处都有二极管存在并保持连接，在编程过程中可将某一交叉处的熔丝烧断，使与二极管的连接断开。在CMOSPLD中通常不采用熔丝方案，而采用“种特殊的具有浮栅的晶体管，例如EPROM晶体管或EPROM晶体管。前者通过紫外光，后者通过电学方式对晶体管编程。被编程的晶体管对任何信号电压都为OFF状态，就好像不存在此晶体管一样；而末被编程的晶体管，其行为就像通常的MOS晶体管。因8-13是所对应的CMOSPLD的实际电路图。图中只画出了未经编程的晶体管