有限状态机设计.pptVIP

有限状态机设计;为什么要使用状态机;回忆计数器设计;Regs;Regs;Regs;Regs;Regs;语音信箱控制系统用于控制对语音信箱的有关操作，允许用户发送信息、重阅信息、存储信息和擦除信息，状态转移图如图。;设计一个空调系统的有限状态自动机，它的两个输入端TEMP_HIGH和TEMP_LOW分别与传感器相连，用于检测室内温度。如果室内温度正常，那么TEMP_HIGH和TEMP_LOW均为‘0’。如果室内温度过高，那么TEMP_HIGH为‘1’，TEMP_LOW为‘0’。如果室内温度过低，那么TEMP_HIGH为‘0’，TEMP_LOW为‘1’。根据TEMP_HIGH和TEMP_LOW的值来判断当前的状态(太热TOO_HOT，太冷TOO_COLD或适中JUST_RIGHT)，并决定HEAT和COOL的输出值。;状态机〔STATEMACHINE〕可以说是一个广义时序电路，触发器,计数器,移位存放器都算是它的特殊功能的一种.

在电子设计自动化应用当中,状态机经常是担任CPU的功能,从某种意义上讲状态机的应用让系统具有了智能化的功能.

传统的逻辑电路设计在描述状态机的表示上,以状态图(STATEDIAGRAM)方式最为清晰且容易理解.根据输入,输出及状态关系,状态图可以分为:

1.状态输出(输出仅与状态有关)

2.输入状态输出(输出与状态输入有关);有限状态机可以高效的用来实现控制功能。状态机可以分为两种根本类型：Mealy型状态机和Moore型状态机。

Moore型状态机的输出仅是当前状态的函数，属于同步输出状态机。

Mealy型状态机的输出是当前状态和输入信号的函数，不依赖时钟的同步，属于异步输出状态机。;?;状态机的表示方法1;状态机的表示方法2;状态机的表示方法3;状态机的表示方法3;状态机的代码实现;1.说明局部;用户自定义数据类型定义语句;;00;libraryieee;

useieee.std_logic_1164.all;

entitylistis

port(a:instd_logic;

b:outstd_logic_vector(1downto0);

cp:instd_logic);

end;

architectureaoflistis

typestate_typeis(s0,s1,s2);

signalstate:state_type;

begin

change_state:process(cp,a)

begin

状态转移

endprocess;

output_process:process(state,a)

begin

系统输出

endprocess;

enda;; change_state:process(cp,a)

begin

ifrising_edge(cp)then

casestateis

whens0=ifa=1thenstate=s1;elsestate=s0;endif;

whens1=ifa=1thenstate=s2;elsestate=s0;endif;

whens2=ifa=1thenstate=s2;elsestate=s0;endif;

endcase;

endif;

endprocess;

output_process:process(state,a)

begin

casestateis

whens0=ifa=1thenb=01;elseb=00;endif;

whens1=ifa=1thenb=10;elseb=00;endif;

whens2=ifa=1thenb=11;elseb=00;endif;

endcase;

endprocess;;输出信号为组合逻辑，由状态和输入共同决定，与时钟无关，所以输出信号“01”存在的时间很短。解决方法：可以在程序中将输出信号锁存后再输出。;architectureaofsta11is

typestate_typeis(s0,s1,s2);

signalstate:state_type;

signalbb:std_logic_vector(1downto0);

begin

change_state:process(cp,a)

begin

状态转移

endprocess;

output_process:process(state,a,cp)