2025年数字电子技术加减法运算电路设计课程设计报告.pdfVIP

百川东到海，何时复西归?少壮不努力，老大徒伤悲。——汉乐府

课程设计

/减法运算电路设计

**大学信息科学与技术学院

电子信息工程系****级

****年*月*日

太上有立德，其次有立功，其次有立言，虽久不废，此谓不朽。——《左传》

/减法运算电路设计

内容及要求：

1）测量信号为正弦波、方波和三角波等各种周期波。

2）用触发器设计分频电路和工作时序图。

3）设计由触发器构成的数字频率计电路原理图。

二、系统设计目的

利用所学数字电子技术的理论知识设计一个数字频率计，可以测量矩形信号、正

弦信号等波形的工作频率。

三、系统设计实现

1．系统概述

分析：

第一步：置入两个四位二进制数（要求置入的数小于1010），如（1001）和（0111），

2

同时在两个七段译码显示器上显示出对应的十进制数9和7；

第二步：通过开关选择运算方式加或者减；

第三步：若选择加运算方式，所置数送入加法运算电路进行运算，同理若选择减

运算方式，则所置数送入减法运算电路运算；

第四步：前面所得结果通过另外两个七段译码器显示。

2．单元电路详细设计与分析

实验电路：

编码器单元电路：

在该方案中，编码器采用二——十进制编码器，将输入的十进制数值译为对应的

ＢＣＤ码的反码，反码取反后送到加法运算电路中。

加减运算电路：

加减运算电路主要采用由７４ＬＳ１８３（双全加器）组成的四位串行加法，电

路采用个位和个位相加，十位和十位相加的形式，在个位相加所得结果大于９的

其身正，不令而行；其身不正，虽令不从。——《论语》

用组合逻辑电路产生进位信号，但是由于用二进制数表示的个位相

加的和不大于十五，这样，在和为１６—１８时，由刚才的组合逻辑电路就不能

产生进位信号，但是这是四位串行加法器恰可以产生进位信号，所以，若将上述

组合逻辑电路产生的进位信号和四位串行加法器产生的进位信号做或运算，变可

以得到满足设计要求的进位信号。

当和大于９时，怎样得到正确的计算结果呢？由于十进制是到十时产生进位信

号，而四位二进制是到十六时才产生进位信号，因此，我们可将串行加法器得到

的大于９的二进制数再加上０１１０（六）后，这样我们就可以得到正确的运算

结果。

十位运算和个位运算方式相同，不再赘述。

上述为加运算，下面介绍减运算。

在二进制数做减运算时，减去一个数，等于加上一个数的补码，因此，我们用异

或运算电路和进位信号来产生一个负数的补码，这样我们就把减法运算变成了加

法运算，后便的运算和加法相同。

显示单元电路：

显示单元电路主要由数码显示管构成，将运算电路中个位和十位的输出分别接至

数码管的输入端，这样就得到了我们所需要的十位的运算结果。

方案比较：

方案一运算器的运算速度较方案一快，但是设计复杂，成本较高。方案二所用的

器件数量较多，计算速度较慢，但是设计简单。

（２）单元电路设计

74LS147二—十进制编码器编码电路