网站大量收购独家精品文档,联系QQ:2885784924

2025年数字逻辑技术试卷及解析 .pdfVIP

  1. 1、本文档共7页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多

子曰:“知者不惑,仁者不忧,勇者不惧。”——《论语》

数字逻辑技术试卷-第5章

一、填空题

1.输出不仅取决于当前的输入,而且与原来状态有关的电路一定是时序逻辑电路。

从电路结构上看,时序逻辑电路必须含有存储电路。

2.构成时序逻辑电路是由组合逻辑电路和存储电路两部分组成。时序逻辑电

路按触发器时钟脉冲控制端连接方式的不同可分为同步时序逻辑电路和异步时序

逻辑电路两大类。

3.时序逻辑电路中,若输出仅与存储电路的输出状态Q有关,则一定是莫尔型时

序逻辑电路;如果时序逻辑电路中不仅有存储记忆电路,而且还有逻辑门电路时,构成的电

路类型通常称为米莱型时序逻辑电路。

4.计数器的基本功能是计数和分频。计数器电路中的无效码在开机时出现,

不用人工或其它设备的干预,能够很快自行进入有效循环体,使无效码不再出现的能

力称为自启动能力。

5.寄存器是用来存放数码、运算结果或指令的电路,通常由具有存储功能

的多位触发器组合起来构成。某寄存器由D触发器构成,有4位代码要存储,此寄存器必

须有4个触发器。

6.当时序逻辑电路的触发器位数为n,电路状态按二进制数的自然态序循环,经历的

独立状态为2n个,这时,我们称此类电路为二进制计数器。

7.二进制计数器按计数的加减规律可分为加计数器、减计数器和可逆计

数器。一般地说,模值相同的同步计数器比异步计数器的结构复杂、工作速度快。

8.在十进制计数器中,最常采用的是8421BCD代码来表示一位十进制数,它表

示一位十进制数时,至少要用四位触发器才能实现。

9.分析时序逻辑电路时,首先要根据已知的逻辑电路图分别写出相应的驱动方程、

输出方程和次态方程,若所分析的电路属于异步时序逻辑电路,则还要写出各

位触发器的时钟脉冲方程。

10.在分频、控制和测量等电路中,计数器应用得非常广泛。构成一个六进制计数器最

少要采用三位触发器,这时构成的电路有6个有效状态,2个无效状态。

11.寄存器可分为数码寄存器和移位寄存器,集成74LS194属于双向移位

寄存器。移位寄存器除了具有存储代码功能外,还具有移位功能。

12.用四位移位寄存器构成环行计数器时,有效状态共有4个;若构成扭环计数器

时,其有效状态是8个。

人人好公,则天下太平;人人营私,则天下大乱。——刘鹗

13.在设计时序逻辑电路时,对原始状态表中的状态进行化简的目的是去掉多余项。

14.集成计数器模值是固定的,但可以用反馈清零法和预置数法来改变它们的

模值。

二、判断正误题

1.集

文档评论(0)

132****1075 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档