时序完整性设计基础.pptVIP

高速电路设计系列讲座之五主要内容基本概念抖动偏斜时序系统共同时钟系统结构约束源同步时钟系统结构约束时钟缓冲器输出波形随输出波形而变化增加信号的驱动能力进行信号分配缓冲器本身存在传送延迟缓冲器的各个输出间存在偏移包括带锁相环（输出直接反馈给鉴相器，传送延迟得到消除）和不带锁相环（存在传送延迟）的缓冲器锁相环是一个闭环、负反馈系统由相位/频率检测仪、滤波器和压控振荡器组成功能：相位锁定、频率跟踪只能在一定范围的频带内操作，超出这个范围，锁相环无法进行频率跟踪抖动（Jitter）脉冲的输出边缘与其理想位置的偏差从产生原因上可分为两种基本类型：随机抖动和非随机抖动（即确定性抖动），总抖动为两者之和从表现形式上可分为三种基本类型：周期差抖动（Cycle-cyclejitter）周期抖动（Periodjitter）长期抖动（Long-termjitter）确定性抖动是非随机、有界的可以追踪到特定的来源，一般由信号噪声、串扰、电源系统和其它类似来源引起如果确定性抖动偏大，应从设计上找原因在本质上一般是非高斯抖动，趋向于定量增加占空比失真抖动、数据依赖性抖动、正弦抖动和无关联有界抖动都属于确定性抖动占空比失真即脉冲宽度失真，也称为半周期抖动是脉冲输出为低时的宽度和脉冲输出为高时的宽度的差额，理想情况下两者相等数据依赖性抖动也就是码间干扰，两种观察角度不同数据依赖性抖动在时域测量，而码间干扰在频域中分析当数据传输模式从脉冲码流变换为固定码流时会发生数据依赖性抖动从频域上看，可视为由于带宽限制引起的脉冲扩展正弦抖动和无关联有界抖动正弦抖动除以上三种抖动外的其它确定性抖动称为无关联有界抖动，无关联指没有模式依赖性，但又是有界的，如电源噪声和串扰会引起这种抖动随机抖动由自然界的多种外力所引起（热干扰、辐射、空间电磁波…），每种外力遵循相同的统计概率随机抖动呈高斯分布（即正态分布），无界限，为一钟形曲线。使用标准差进行度量，即一个西格马，68.26%随机抖动的表示在数据手册中，随机抖动通常用RMS（均方根）值来衡量，根据样本进行计算抖动的均值：抖动的RMS值：抖动的峰－峰值：周期差抖动时钟输出边缘和上个周期的相应位置的变化量，也称为短期抖动，相邻周期抖动总是小于周期抖动测量困难，需要使用时间间隔分析仪一段时间内测量的最大值为周期差最大抖动值周期抖动时钟输出转换点距其理想位置的最大变化值也称绝对抖动，是最早信号和最迟信号间的差值是有限的周期差抖动率和长期抖动率的复合代表了周期差抖动的上下边界影响信号的建立时间和保持时间可以用平均值来衡量，如RMS、标准差等长期抖动一个时钟沿相对于基准周期时钟沿经过一段时间（N个周期）的延时后，与其理想位置的偏离可反映锁相环低频周期变化（缓慢的，频率很低的）对图形、串行通讯等系统影响较大抖动的表示在常规场合，一般用具体时间大小来表示，以ns，ps为单位，为一绝对量在数据通讯领域，抖动以UI（单位时间间隔）来表示，UI将抖动量规格化为时钟周期，为一相对量，计算公式为：部分场合会用到mUI，1UI＝1000mUI抖动的来源时钟电路的去藕电容效果不好电源系统噪声：地弹、电源波动输入基准时钟在锁相环环路带宽内可能有过多噪声或调制邻近网络的串扰影响传输线匹配不好，存在反射锁相环自身问题偏斜（Skew）同时发生的两个信号在到达时间上的差异包括驱动器件自身的输出偏斜（内部偏斜）和由电路板线路的布线差异引起的电路板延时的差异（外部偏斜）偏斜通过改变时钟边沿的到达来直接影响系统时序裕度系统工作速度越高，偏斜在时钟周期占用比例越大，此时必需将时钟偏斜减小输出偏斜即引脚到引脚的偏斜，是同一器件上同一跃迁的任何两个输出延时之间的差值器件间的偏斜也称为封装偏斜和器件到器件的偏斜，类似于输出偏斜，只是它用于两个或多个相同的器件指在相同环境下工作的两个独立器件的任何指定输出之间的传送延时之差建立时间和保持时间建立时间（setuptime）是指在触发器的时钟信号上升沿到来以前，数据稳定不变的时间，如果建立时间不够，数据将不能在这个时钟上升沿被打入触发器保持时间（holdtime）是指在触发器的时钟信号上升沿到来以后，数据稳定不变的时间，如果保持时间不够，数据同样不能被打入触发器数据稳定传输必须满足建立和保持时间的要求，当然在一些情况下，建立时间和保持时间的值可以为零建立裕量和保持裕量Tco和缓冲延迟Tco（ClocktoOutput）指时钟触发开始到有效数据输出的器件内部所有