数字电路逻辑设计_第三章.pptVIP

3.4.4CMOS逻辑门电路1．CMOS与非门电路当输入A、B中至少有一个为低电平时输出为高电平，F=1当输入A、B均为高电平时，T1和T2导通，T3和T4截止，输出为低电平，F=0输出F和输入A、B的逻辑关系为该电路实现了与非门的功能。3.4CMOS电路第61页,共71页，星期六，2024年，5月2．CMOS或非门电路输入A、B均为低电平时，TN1和TN2截止，TP1和TP2导通，输出为高电平，因此F=1；输入A、B中至少有1个为高电平，TN1、TN2中至少有1个导通，TP1、TP2中至少有1个截止，输出为低电平，因此F=0。输出F和输入A、B的逻辑关系为该电路实现了或非门的功能。3.4CMOS电路第62页,共71页，星期六，2024年，5月3.CMOS三态非门工作原理：当EN=0时，TP2和TN2同时导通，为正常的非门，输出当EN=1时，TP2和TN2同时截止，输出为高阻状态。所以，这是一个低电平有效的三态门。逻辑符号如图示。同理，也有高电平选通的三态非门。CMOS三态门可方便地用于构成总线结构。3.4CMOS电路第63页,共71页，星期六，2024年，5月4.CMOS门电路的构成规律(1)判断是驱动管串联、负载管并联，还是驱动管并联、负载管串联。(