原理图电气检查及报表的生成.ppt

原理图电气检查及报表的生成1产生ERC表2网络表3元件列表4工程层次结构列表报表SCH除了可生成原理图以外，将原理图转化成各种报表文件也是它的一个重要内容。报表相当于原理图的档案，它存放的是原理图的各种信息，包括原理图里各个元件的名称、引脚，各引脚之间的连接情况等。ERC表也就是电气规则检查表，用于检性质不一致的情况，以便找出人为的错误。查电路图是否有问题，即电路中是否有电气010203ERC表的作用1ERC表1ERC表ERC表的设置——教材144页进行ERC检查之前应先设置电气连接检查规则，执行菜单命令Project\ProjectOptions（此命令的执行应在某个项目下操作），屏幕上出现下图所示的项目设置对话框，其中涉及到电路原理图检查的有ErrorReporting(错误报告)和ConnectionMatrix(连接矩阵)两个。后面的ReportMode栏中列出了对应的报告类型，共有一下4种报告类型：Fatalerror：重大错误；Error：错误；Warning：警告；NoReport：不报告（即无错误）。ConnectionMatrix标签页如下图所示，主要用于设置检测规则。三、检查结果报告当设置好检查规则后就可以对原理图进行检查。Protel中的电气检查是通过编译项目实现的。编译项目的操作步骤如下：（1）打开需要编译的项目，然后选择Project\compilePCBProject命令。（2）当项目被编译时，任何已经启动的错误均将显示在设计窗口的message面板中，如下图所示。（3）若电路绘制正确，message面板应该是空白的。如果有错误报告，则可根据给出的错误检查电路并修正。图Messages中的错误显示原理图检查常见错误STEP1STEP2STEP3重复的元件标号，报告会给出标号重复的元件在图中所处的坐标位置。此错误会同时导致标号重复的元件引脚的网络名称重复。悬浮的网络标号→悬浮的电源接地元件→总线标号超出规定范围：例如某总线标号设置为A[0..2],而在总线进出点上放置一个网络标号A3，则A3超出规定范围而报错。同一网络上有多个网络名称总线标号格式错误:总线网络标号的格式：name[0..nl]，其中name是总线名，[]内为总线上连接的导线数。一般容易将总线连接导线起止数目中间的符号标错。输入型引脚未连接或没有信号出入图中所用的元件存在隐藏的电源或接地（即IO特性为POWER）引脚，会导致以下两个错误报告，但是此报告可忽略。网络表01网络表是描述电路元件的编号、封装和元件管脚之间连接关系的列表。02网络表是电路板自动布线的灵魂也是原理图设计与印制电路板设计之间的接口。03网络表可以直接从电路原理图转化而来，也可以在印制电路设计PCB中从已布线的电路中获得。042网络表打开需要生成网络表的原理图。执行菜单命令Design\NetlistForProjects\Protel——（生成整个项目的网络表）；生成网络表01在左边的Project管理器中找到“Generated”，单击其前面的“+”，双击“*.NET文件”即可打开网络表。执行菜单命令Design\NetlistForDocument\Protel——（生成单个原理图的网络表）。022网络表2网络表三．网络表格式标准的Protel网络表文件是一个简单的ASCll码文本文件，在结构上大致可分为元件定义和网络定义两部分。（1）元件定义[元件定义开始Re元件序号AXIAL-0.3元件封装Res2元件注释]元件定义结束每个元件的定义都以“[”开始，以“］”结束，网络经过的每一个元件都须有声明。01元件的序号来自元件的序号栏（Designator）。02元件的封装名取自原理图中元件的Footprint栏，在进行PCB布线时所加载的元件封装就是根据这部分信息来加载的。03元件注释的定义来自原理图中元件的名称Comment栏。04元件名称的下3行为空，是系统自留的，没有用途。2网络表2网络表（2）网络定义部分(网络定义开始GND网络名称Ce-2元件序号及元件引脚号J1-1