Armv8_Armv9cache深度学习_VIPT资源.pdf

深度学习armv8/armv9cache的原理

深度学习armv8/armv9cache的原理

1、为什么要用cache?

2、背景:架构的变化?

2、cache的层级关系–--big.LITTLE架构（A53为例)

3、cache的层级关系–--DynamIQ架构（A76为例)

4、DSU/L3cache

5、L1/L2/L3cache都是多大呢

6、cache相关的术语介绍

7、cache的分配策略(alocation,write-through,write-back)

8、架构中内存的类型

9、架构中定义的cache的范围(inner,outer)

10、架构中内存的类型（mair_elx寄存器）

11、cache的种类(VIVT,PIPT,VIPT)

12、Inclusiveandexclusivecaches

13、cache的查询过程(非官方,白话)

14、cache的组织形式(index,way,set)

15、cacheline里都有什么

16、cache查询示例

17、cache查询原理

18、cachemaintenance

19、软件中维护内存一致性–invalidcache

20、软件中维护内存一致性–flushcache

21、cache一致性指令介绍

22、PoC/PoUpoint介绍

23、cache一致性指令的总结

24、Kernel中使用cache一致性指令的示例

25、LinuxKernelCacheAPI

26、A76的cache介绍

27、A78的cache介绍

28、armv8/armv9中的cache相关的系统寄存器

29、多核之间的cache一致性

30、MESI/MOESI的介绍

1、为什么要用cache?

ARM架构刚开始开发时，处理器的时钟速度和内存的访问速度大致相似。今天的处理器内核要复杂得

多，并且时钟频率可以快几个数量级。然而，外部总线和存储设备的频率并没有达到同样的程度。可以

实现可以与内核以相同速度运行的小片上SRAM块，但与标准DRAM块相比，这种RAM非常昂贵，

标准DRAM块的容量可能高出数千倍。在许多基于ARM处理器的系统中，访问外部存储器需要数十甚

至数百个内核周期。

缓存是位于核心和主内存之间的小而快速的内存块。它在主内存中保存项目的副本。对高速缓冲存储器

的访问比对主存储器的访问快得多。每当内核读取或写入特定地址时，它首先会在缓存中查找。如果它

在高速缓存中找到地址，它就使用高速缓存中的数据，而不是执行对主存储器的访问。通过减少缓慢的

外部存储器访问时间的影响，这显着提高了系统的潜在性能。通过避免驱动外部信号的需要，它还降低

了系统的功耗

2、背景:架构的变化?

DynamIQ是Arm公司2017年发表的新一代多核心微架构(microarchitecture)技术，正式名称

为DynamIQbig.LITTLE(以下简称为DynamIQ)，取代使用多年的big.LITTLE技术

big.LITTLE技术将多核心处理器IP分为两个clusters，每个cluster最多4个核，两个cluster最多