移位寄存器序列信号发生器.pptVIP

01寄存器02移位寄存器03反馈移位寄存器04序列信号发生器寄存器常见的触发器和所存器02定义：共时钟的若干个触发器构成寄存器01寄存器274X1754位寄存器移位寄存器移位寄存器：具有移位特性的寄存器DQQNPRCLRDQQNPRCLRDQQNPRCLRDQQNPRCLRCPQDQCQBQA串行输入串行输入并行输出并行输入移位寄存器应用类型串入串出串入并出并入串出并入并出移位寄存器芯片举例74X194介绍CLKCLRS1S0LINRINABCDQDQCQBQA功能介绍:1、CLK：时钟，‘194为同步时序逻辑器件；2、CLR：同步清零控制；低电平有效；3、s1s0为功能控制操作，具体如下：功能s1s0次态（QD*QB*QC*QA*）保持00QDQCQBQA右移01QCQBQARIN左移10LINQDQCQB置数11DCBA4、器件左移时，串行输入为LIN，串行输出为QA；器件右移时，串行输入为RIN，串行输出为QD74X194双向并入并出移位寄存器5、s1s0通过构成多路复用器来实现功能变换移位寄存器的扩展CLKCLRS1S0LINRINABCDQDQCQBQAEx1：用’194实现3位移位寄存器01串入串出Ex2：用’194实现8位移位寄存器CLKCLRS1S0LINRINABCDQDQCQBQACLKCLRS1S0LINRINABCDQDQCQBQA10CP串入串出用移位寄存器实现数据检测器CLKCLRS1S0LINRINABCDQDQCQBQAEx3：请用‘194实现“1011”数据检测器步骤：1、待检测序列长度为4，所以选择4位移位寄存器；2、将待检测序列从状态输出中解读出来；（组合逻辑）X为待检测序列，将之接在串行输入端；状态输出（并行输出）即近几个时钟脉冲内串行输入的值；CP110XF选择左移反馈移位寄存器串入端输入为反馈函数F的移位寄存器，叫做反馈移位寄存器；反馈函数为移位寄存器并行输出（状态输出）的函数；反馈移位寄存器可以实现一些具有移位特性的状态机；CP串行输入串行输出DQQNCLKDQQNCLKDQQNCLKDQQNCLKQ0Q1Q2Q3F（Q0，Q1，Q2，Q3）用反馈移位寄存器实现环行计数器ex4：用’194实现3位环行计数器首先看环行计数器的状态机，是不是具有移位特性100Q2Q1Q0010001100的次态，可以做如下的分析——010：0由反馈函数而得来；10由环行计数器状态机移位特性而得来该状态机的移位方向为Q2Q1Q0；其中D2为串行输入端；而Q0为串行输出端然后选择3位的移位寄存器，并求其反馈函数：反馈函数的输出值其实就是次态串行输入值；F=0F=0F=1然后通过卡诺图求反馈函数表达式；Q2Q1Q0F0001111001d10ddd0dF=Q0CLKCLRS1S0LINRINABCDQDQCQBQACP110然后实现；串入串出用反馈移位寄存器实现扭环计数器ex5：用移位寄存器实现3位扭环计数器（最小成本设计）000Q2Q1Q00011110111001101、选用3位移位寄存器2、求反馈函数根据移位特性可知：Q0端为串入；Q2为串出端；某个状态的反馈函数的输出就等于其次态串入的值；F=1F=1F=1F=0F=0F=0Q2Q1Q0F000111100111d1000dF=Q2’电路图在下页最小成本设计把未用状态的反馈函数看成任意项；最小风险设计要对未用状态的反馈函数进行讨论用反馈移位寄存器实现扭环计数器续CP串行输入串行输出DQQNCLKDQQNCLKDQQNCLKQ0Q1Q2最小成本设计3位扭环计数器ex6：用移位寄存器实现3位扭环计数器（最小风险设计）最小风险设计，要对未用状态进行讨论；讨论的原则为，在不改变移位特性的基础上，对位用状态的次态进行讨论000Q2Q1Q0001111011100110F=1F=1F=1F=0F=0F=0两个未用状态101的次态应为01d；