第四章 VHDL语言基础.ppt

4.2VHDL语句4.2.1VHDL的顺序语句3．CASE语句2）WHEN取值的5种形式CASE语句中每一个WHEN子句中取值具有5种不同的形式，这大大增强了程序书写的灵活性。这5种形式分别为： WHEN取值=顺序语句； WHEN取值1|取值2|……|取值n=顺序语句； WHEN取值LTO取值H=顺序语句； WHEN取值HDOWNTO取值L=顺序语句； WHENOTHERS=顺序语句；4.2VHDL语句4.2.1VHDL的顺序语句3．CASE语句3）CASE语句的特点（1）条件选择值必须在表达式的取值范围。（2）条件选择值必须涵盖“表达式”的所有取值。（3）可用OTHERS来表示所有相同操作的选择，但OTHERS只能出现一次，且只能最后出现。（4）CASE语句中WHEN子句间可以颠倒次序而不发生错误。4.2VHDL语句4.2.1VHDL的顺序语句3．CASE语句4）CASE语句使用常见错误SIGNALvalue:INTEGERRANGE0TO15;SIGNALout1:STD_LOGIC;…CASEvalueISENDCASE；--缺少以WHEN引导的条件句…CASEvalueIS WHEN0=out1=1; WHEN1=out1=0;ENDCASE;--未包含value2~15的值，解决办法为添加WHENOTHERS语句…CASEvalueIS WHEN0TO10=out1=1; WHEN5TO15=out1=0;ENDCASE;--选择值重叠4.2VHDL语句4.2.1VHDL的顺序语句3．CASE语句5）IF语句和CASE语句的比较CASE语句和IF-ELSIF语句都可用来描述多项选择问题，但二者有所不同：（1）在IF语句中，先处理最初的条件，如果不满足，再处理下一个条件；而在CASE语句中，各个选择值不存在先后顺序，所有值是并行处理的。可以理解为CASE语句各分支间没有优越性，而IF语句各分支间有优先性。例如，利用上述特性，可以使用IF语句实现优先编码器，而是用CASE语句实现普通编码器。（2）IF语句描述功能更强，有些CASE语句不能描述的内容（如描述含有优先级的内容时或无关项），而IF语句则可以描述。CASE语句的优点是描述比IF语句更直观，很容易找出条件和动作的对应关系，经常用来描述总线、编码和译码等行为。（3）相同的逻辑功能综合后，用CASE语句描述的电路比用IF语句描述的电路耗用更多的硬件资源。4.2VHDL语句4.2.1VHDL的顺序语句4．LOOP语句LOOP语句是循环语句，有四种常见格式：FORLOOP、WHILELOOP、LOOPNEXT和LOOPEXIT。其中，FORLOOP语句用于描述规定次数的循环；WHILELOOP语句用于描述符合条件的循环；LOOPNEXT语句用于描述循环的跳出；LOOPEXIT用于描述循环的终止。在对FORLOOP语句和WHILELOOP语句综合上，现在大多数EDA工具都能对FORLOOP语句进行综合，而对WHILELOOP语句只有一些高级的EDA工具才能综合。因此，设计人员往往采用FORLOOP语句进行可综合设计，而不采用WHILELOOP语句。4.2VHDL语句4.2.1VHDL的顺序语句1）FORLOOP语句（1）FORLOOP语句语法格式如下： [LOOP标号：]FORiIN循环次数范围LOOP 顺序语句； ENDLOOP[LOOP标号]；LOOP标号非必需，可省略。i为循环变量，是一个临时变量，只在LOOP内有效。不同于其它变量的是，循环变量无需事先定义，且无需在语句中显式说明递增“1”。但需要注意，进程声明中不要再定义与此同名的变量。4.2VHDL语句4.2.1VHDL的顺序语句2）WHILE-LOOP语句WHILELOOP语句没有给出循环次数范围，没有自动递增循环变量的功能，只是给出了循环执行顺序语句的条件。WHILELOOP语句的语法格式如下： [标号：]WHILE条件LOOP 顺序语句； ENDLOOP；在WHILELOOP语句中，若条件满足（为真）则进行循环，若条件不满足（为假）则结束循环。4.2VHDL语句4.2.1VH