第六章 VHDL设计方法.ppt

*第六章VHDL设计方法教学目标：通过本章知识的学习，掌握使用QuartusⅡ软件进行自底向上混合设计的方法；掌握使用QuartusⅡ软件进行自顶向下设计方法的实现；掌握两种设计方法的设计流程异同和优缺点，重点应掌握自顶向下设计方法。6.1自底向上混合设计--六十进制计数器设计六十进制计数器可以由一个十进制计数器和一个六进制计数器连接而成，可以分别写出十进制计数器的VHDL描述和六进制的VHDL描述，然后根据六十进制计数器的结构设计出六十进制计数器的顶层VHDL描述或设计出顶层原理图。1．建立工程建立一个工程名为count60的工程文件。2．建立文件分别新建三个VHDL文本文件，分别为count10.vhd（十进制计数器）、count6.vhd（六进制计数器）、count60.vhd（六十进制计数器），并保存。3．输入代码并打包入库在每个VHDL文件中输入相应的代码，并保存文件，将低层的十进制计数器和六进制计数器打包入库。6.1自底向上混合设计--六十进制计数器设计4．顶层文件设计顶层文件一般可以用两种方法实现，一种是利用原理图，另一种是VHDL语言的元件例化语句设计实现。1）原理图方法六十进制计数器的顶层原理图2）VHDL语言实现六十进制计数器(代码省略)6.1自底向上混合设计--六十进制计数器设计5．顶层文件编译与仿真编译顶层VHDL的方法。单击编译按钮，此时将对顶层VHDL文件进行编译。编译完成后建立波形文件并仿真。完成了用VHDL语言实现自底向上的设计。注意：以上所有的底层模块VHDL源文件和顶层文件必须存储在同一个文件夹中。六十进制计数器的顶层VHDL描述时序仿真波形6.2自顶向下混合设计1．建立工程建立名为“counter16”的工程文件。2．建立原理图文件建立一个空白的原理图文件，并命名为“counter16”。3．创建并设置图标模块（第一层-顶层）1）放置符号块单击（BlockTool）按钮，在适当的位置放置一个符号块。下面用一个十六进制计数译码器设计来分析自顶向下的设计方法。该计数器由一个十六进制计数器模块和一个数码管显示译码器模块两部分组成。6.2.1十六进制计数译码显示电路设计6.2自顶向下混合设计6.2.1十六进制计数译码显示电路设计放置图标模块6.2自顶向下混合设计6.2.1十六进制计数译码显示电路设计BlockProperties6.2自顶向下混合设计6.2.1十六进制计数译码显示电路设计设置图表模块6.2自顶向下混合设计6.2.1十六进制计数译码显示电路设计图标模块I/O选项卡6.2自顶向下混合设计6.2.1十六进制计数译码显示电路设计图标模块I/O完成6.2自顶向下混合设计6.2.1十六进制计数译码显示电路设计图标模块连线6.2自顶向下混合设计6.2.1十六进制计数译码显示电路设计图标模块端口模式设置6.2自顶向下混合设计6.2.1十六进制计数译码显示电路设计图标模块Mapping设置6.2自顶向下混合设计6.2.1十六进制计数译码显示电路设计图标模块样标设置6.2自顶向下混合设计6.2.1十六进制计数译码显示电路设计CreateDesignFileformSelectedBlock创建模块设计文件6.2自顶向下混合设计6.2.1十六进制计数译码显示电路设计顶层模块设计语言选择6.2自顶向下混合设计6.2.1十六进制计数译码显示电路设计计数译码器原理图编辑窗口6.2自顶向下混合设计6.2.1十六进制计数译码显示电路设计计数器和译码器模块添加样板4．创建并设置图表模块（第二层-次层）6.2自顶向下混合设计6.2.1十六进制计数译码显示电路设计5．为计数器和译码器创建设计文件计数器设计语言选择6.2自顶向下混合设计6.2.1十六进制计数译码显示电路设计计数器VHDL文本编辑窗口6.2自顶向下混合设计6.2.2一位全加器的自顶向下混合设计上节以十六进制计数译码显示电路设计为例向读者介绍了自顶向下混合设计方法，本例将以一位全加器的设计为例，深入介绍自顶向下混合设计方法。1．创建工程2．添加引脚信息6.2自顶向下混合设计6.