硬件系统设计原理第五章作业1.pdf

1.某CPU有16根地址线（A～A），8根数据线（D～D），MREQ作为访存的控制电平、低电

15070

RWRWRW

平有效。/作为读写控制信号，/=1，读允许；/=0，写允许。现有芯片如下：

RAM：1K×4,4K×8；

ROM：2K×8；

3-8译码器及少量逻辑门。

(1)若用户工作区地址范围为8800H～8BFFH，合理选择芯片，画出存储器与3-8译码器及CPU

的连接。

(2)若将存储器的片选信号错连在端，试问它的地址范围是多少？Y

5

(3)考虑到系统程序的安装，除了用户工作区外，装载系统的程序安装在8000H～87FFH地址

空间。选择适当芯片，画出存储器与3—8译码器及CPU连接。

解答：

(1)选择芯片及片数：8800H～8BFFH=3FFH，则选RAM，1K×4，2片

选片逻辑：将地址范围写成二进制形式：

AAAAAAA……A

15141312111090

1000100000000000

1K

100010XX

MRE

3-8Y7

A12C译..Y2

AB码.

11Y

AA1

10Y

0

A~A

90

1010

CPU

A~AA~A

9090

CSCS

1K´41K´4

R/WR/W

D~DD~D

30