集成电路设计与制造的主要流程.pptVIP

版图验证与检查DRC：几何设计规则检查ERC：电学规则检查LVS：网表一致性检查POSTSIM：后仿真（提取实际版图参数、电阻、电容，生成带寄生量的器件级网表，进行开关级逻辑模拟或电路模拟，以验证设计出的电路功能的正确性和时序性能等)，产生测试向量软件支持：成熟的CAD工具用于版图编辑、人机交互式布局布线、自动布局布线以及版图检查和验证管理资源吧（），提供海量管理资料免费下载！设计规则IC设计与工艺制备之间的接口制定目的：使芯片尺寸在尽可能小的前提下，避免线条宽度的偏差和不同层版套准偏差可能带来的问题，尽可能地提高电路制备的成品率什么是设计规则？考虑器件在正常工作的条件下，根据实际工艺水平(包括光刻特性、刻蚀能力、对准容差等)和成品率要求，给出的一组同一工艺层及不同工艺层之间几何尺寸的限制，主要包括线宽、间距、覆盖、露头、凹口、面积等规则，分别给出它们的最小值，以防止掩膜图形的断裂、连接和一些不良物理效应的出现。管理资源吧（），提供海量管理资料免费下载！设计规则的表示方法以?为单位：把大多数尺寸（覆盖，出头等等）约定为?的倍数?与工艺线所具有的工艺分辨率有关，线宽偏离理想特征尺寸的上限以及掩膜版之间的最大套准偏差，一般等于栅长度的一半。优点：版图设计独立于工艺和实际尺寸举例：以微米为单位：每个尺寸之间没有必然的比例关系，提高每一尺寸的合理度；简化度不高举例：管理资源吧（），提供海量管理资料免费下载！总体要求系统功能设计寄存器传输级描述寄存器传输级模拟与验证子系统/功能块综合门级逻辑网表逻辑模拟与验证电路模拟与验证版图生成逻辑图电路图管理资源吧（），提供海量管理资料免费下载！最终版图数据与测试向量制版与工艺流片计算机辅助测试(ICCAT)生产定型工艺模拟版图几何设计规则和电学规则检查网表一致性检查和后仿真管理资源吧（），提供海量管理资料免费下载！IC设计流程视具体系统而定随着ICCAD系统的发展，IC设计更侧重系统设计正向设计，逆向设计SoC:IP（IntelligentProprietary）库(优化设计)软核：行为级描述firmIP:门级hardIP:版图级，D/AA/DDRAM，优化的深亚微米电路等IC设计与电路制备相对独立的新模式Foundry的出现管理资源吧（），提供海量管理资料免费下载！管理资源吧（），提供海量管理资料免费下载！时序问题突出，互连延迟超过门延迟，逻辑设计用的互连延迟模型与实际互连延迟特性不一致，通过逻辑设计的时序在布局布线后不符合要求。在逻辑设计阶段加入物理设计的数据综合优化中的关键路径以SDF格式传给布图规划，初步的连线延迟再传给综合优化工具（以PDEF格式）布局后将更精确的互连信息通过FLOORPLANTOOL传给综合优化工具，进行布局迭代时延驱动布线，完成后进行延迟计算和时序分析，布线迭代管理资源吧（），提供海量管理资料免费下载！管理资源吧（），提供海量管理资料免费下载！布图时面向互连，先布互连网，再布模块集成度提高：可重用（REUSE）模块IP模块针对各IP模块和其他模块进行布图规划，如何对IP模块等已设计好的模块进行处理功耗问题，尤其高层次设计中考虑布图中寄生参数提取变成三维问题全定制设计方法、半定制设计方法、可编程逻辑器件以及基于这些方法的兼容设计方法设计方法选取的主要依据：设计周期、设计成本、芯片成本、芯片尺寸、设计灵活性、保密性和可靠性等最主要的：设计成本在芯片成本中所占比例芯片成本CT：小批量的产品：减小设计费用；大批量的产品：提高工艺水平，减小芯片尺寸，增大圆片面积管理资源吧（），提供海量管理资料免费下载！版图设计时采用人工设计，对每个器件进行优化，芯片性能获得最佳，芯片尺寸最小设计周期长，设计成本高，适用于性能要求极高或批量很大的产品，模拟电路符号式版图设计：用一组事先定义好的符号来表示版图中不同层版之间的信息，通过自动转换程序转换举例：棍图：棍形符号、不同颜色不必考虑设计规则的要求；设计灵活性大符号间距不固定，进行版图压缩，减小芯片面积管理资源吧（），提供海量管理资料免费下载！管理资源吧（），提供海量管理资料免费下载！专用集成电路（ASIC：Application-SpecificIntegratedCircuit）（相对通用电路而言）针对某一应用或某一客户