CMOS毫米波低相噪级联双锁相环频率综合器的研究与设计.pdfVIP

摘要

在无线通信系统中，频率综合器作为射频收发机的核心模块，主要为收发机提供高性能

的本振信号。近几年随着人们对高速通信日益增长的需求，毫米波频段因具有较宽通信带宽

也越来越受到人们的青睐。尤其对毫米波射频接收机来讲，系统对相位噪声要求的不断提高

与频率综合器噪声性能的恶化成为不可避免的矛盾。在传统单级毫米波锁相环中，系统会因

较大的分频比而造成相位噪声较差，而级联双锁相环则因其特有的结构优势以及可以实现较

低的相位噪声性能逐渐被人们关注。本文围绕低相噪毫米波频率综合器展开研究，设计了一

款CMOS毫米波低相噪级联双锁相环型频率综合器。

本文首先讨论了单级毫米波锁相环频率综合器存在的问题，然后通过对两种结构的系统

进行分析并总结出级联双锁相环相对于单级结构的优势，最后在此基础上，设计出了基于全

数字锁相环与亚采样锁相环级联的毫米波频率综合器。该频率综合器结合两级锁相环的重要

参数，推导出实现两级锁相环总的输出相位噪声最优时的环路带宽，进而缓解了单级毫米波

频率综合器带内和带外相位噪声受带宽的影响，并抑制了带内与带外相位噪声。全数字锁相

环由鉴频鉴相器、时间数字转换器、锁定检测器、数字环路滤波器、数控振荡器以及分频器

组成。为解决了传统采用自动频率校准模块来实现频段选择时，因初始相位误差而造成环路

选择了错误频带的问题，本文通过提出的锁定检测器依次检测粗、中以及精调调谐过程的锁

定状态并产生控制信号来将电路切换到下一个调谐过程。数字环路滤波器采用自动环路增益

控制技术来自适应调节环路带宽，既可以缩短环路的锁定时间，又可以降低锁相环的带内相

位噪声。数控振荡器采用噪声循环技术，减小了注入到谐振腔的噪声，进而改善了相位噪声。

亚采样锁相环由实现频率捕获功能的锁频环路和实现锁相功能的亚采样环路组成。锁频环路

的参考时钟由全数字锁相环的输出信号经过分频后来提供，既实现了毫米波频段的频率锁定，

又避免了亚采样锁相环的输出毫米波频率锁定在前级全数字锁相环输出频率的高次谐波。亚

采样环路去除了分频器影响，并利用前级全数字锁相环的输出信号直接作为参考信号来实现

相位的锁定，进一步地降低了系统的相位噪声。

本文基于TSMC65nmCMOS工艺对级联双锁相环毫米波频率综合器电路进行设计。最

终，电路整体版图面积为1060µm×854µm，后仿真结果表明，在1.2V电源电压下，频率综合

器的功耗为46.8mW，输出频率范围为22~26GHz，而环路的锁定时间则小于25μs。当输出频

率为24GHz时，1MHz频偏处的相位噪声为-104.8dBc/Hz。

关键词：全数字锁相环，亚采样锁相环，级联双锁相环，噪声循环振荡器，相位噪声

Abstract

Inwirelesscommunicationsystems,frequencysynthesizersasthecoremoduleofRFtransceivers,

mainlyprovidehigh-performancelocaloscillatorsignalsfortransceivers.Inrecentyears,withthe

increasingdemandforhigh-speedcommunication,themillimeter-wavebandhavebecome

increasinglypopularduetoitswidecommunicationbandwidth.Inthemillimeterwavefrequency

band,thecontinuousimprovementofsystemrequirementsinlowphasenoiseandthedeterioration

offrequencysynthesizernoiseperformancebecomeaninevitablecontradiction,andthisis

particularlyevidentinradiofrequencyreceivers.Intraditionalsingle-stagemillimeterwavephase-

locked