VHDL与数字电路设计课件.pptVIP

7-6電路的層次化設計（1）電路的層次化設計的優點：（a）生成的元件可以為後面的設計使用。（b）通用模組可以重複使用。（c）使得設計的電路程式更易讀、更易懂。（d）複雜的電路設計可以拆分為幾個部分，分別可以由不同的人來完成，以提高設計速度。（2）VHDL層次分解在VHDL中，層次由下麵部分構成：（a）元件：即實體和結構體對，可在其他設計中例化。（b）程式包：由元件和其他聲明組成。（c）庫：由一系列編譯過的設計單元組成。一個複雜電路，可以分為幾個模組，某個模組又可以再向下細分，這樣就可劃分為幾個層次，然後對每個層次分別進行設計。可以採用自頂向下的設計方法，也可採用自底向上的設計方法。一個層次化設計例圖bselmux2to1acrtoplevelqscbmux2to1aseltpschematicentity/architecturesymbolcomponentmux2to1cbasellibrarypackagetoplevelschematictoplevelentity/architecture電路設計步驟如下：a.mux2to1電路設計；b.建立元件的程式包；c.頂層設計。mux2to1電路底層設計LIBRARYieee;USEieee.std_l