网站大量收购独家精品文档,联系QQ:2885784924

数字集成电路设计与硬件描述语言.pptVIP

  1. 1、本文档共10页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多

always过程块always块语句模板always@(敏感信号表达式)begin//过程赋值//if语句//case语句//while,repeat,for语句//task,function调用end当表达式的值改变时就执行一遍块内语句always过程块不能嵌套使用。posedge与negedge关键字上升沿下降沿例:同步时序电路的时钟信号为clk,clear为异步清0信号。敏感信号可写为://上升沿触发,或高电平清0时always@(posedgeclkorposedgeclear)Begin。。。end//上升沿触发,或低电平清0时always@(posedgeclkornegedgeclear)Begin。。。end块语句块语句用来将多个语句组织在一起,使得他们在语法上如同一个语句。块语句分为两类:顺序块:置于关键字begin和end之间,块中的语句以顺序方式执行并行块:置于关键字fork和join之间,块中语句并行执行。Fork和join语句常用于testbench描述。这是因为可以一起给出矢量及其绝对时间,而不必描述所有先前事件的时间。块语句(续)在顺序块中,语句一条接一条地计算执行。在并行块中,所有语句在各自的延迟之后立即计算执行。begin#5a=3;#5a=5;#5a=4;endfork#5a=3;#15a=4;#10a=5;join上面的两个例子在功能上是等价的。Fork-join例子里的赋值故意打乱顺序是为了强调顺序是没有关系的。注意fork-join块是典型的不可综合语句,并且在一些仿真器时效率较差。循环(looping)语句有四种循环语句:repeat:将一块语句循环执行确定次数。repeat(次数表达式)语句while:在条件表达式为真时一直循环执行while(条件表达式)语句forever:重复执行直到仿真结束forever语句for:在执行过程中对变量进行计算和判断,在条件满足时执行for(赋初值;条件表达式;计算)语句综合工具还不支持循环(looping)语句语法:for(变量赋初值语句;条件表达式;变量增值语句)循环体语句或语句块;执行过程:(1)执行“变量赋初值语句”(2)判断“条件表达式”,真:执行“循环体语句或语句块”,继续执行第(3)步假:循环结束,退出。(3)执行“变量增值语句”,转到(2)继续执行。数据流型建模例数据选择器的数据流型描述。modulemux2x1_df(A,B,select,OUT);inputA,B,select;outputOUT;assignOUT=select?B:A;endmodule数据流型描述条件运算符是一种描述组合逻辑功能的方法,用assign连续赋值语句来实现连续赋值语句完成如下的组合功能:等式右边的所有变量受持续监控,每当这些变量中有任何一个发生变化,整个表达式被重新赋值并送给等式左端语句的顺序执行与并行执行assign语句之间:并行执行(同时执行)过程块之间(always,initial):并行执行assign语句与过程块之间:并行执行模块中的门的实例、模块实例语句:并行执行过程块(always,initial)内部串行块(begin-end):顺序执行并行块(fork-join):并行执行混合描述的1位全加器modulefull_add5(a,b,cin,sum,cout);inputa,b,cin;outputsum,cout;regcout,m1,m2,m3;//在always块中被赋值的变量应定义为reg型wires1;xorx1(s1,a,b);//调用门元件always@(aorborcin)//always块语句beginm1=ab;m2=bcin;m3=acin;cout=(m1|m2)|m3;endassignsum=s1^cin;//assign持续赋值语句endmodule可综合设计可综合指的是所设计的指令和代码能转化为具体的电路网

文档评论(0)

135****1732 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档