数字设计课件第六章组合逻辑设计实践.pptVIP

下载本文档

1
0
约1.38万字
约 10页
2025-04-11 发布于四川
举报
版权申诉

数字设计课件第六章组合逻辑设计实践.ppt

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

2025/4/101Chapter6CombinationalLogicDesignPracticesMSIbuildingblocksaretheimportantelementofcombinationalcircuits.

2025/4/102本章重点chapter6添加标题具备一定功能的通用组合逻辑电路的设计方法及实例掌握常用的MSI的使用方法及功能扩展掌握译码器、MUX实现组合逻辑功能的方法能分析、设计由MSI构建的电路添加标题

2025/4/10chapter636.1DocumentationStandard1.SignalNamesandActiveLevelsMostsignals(signalname)haveactivelevel.activehighactivelowNamingconventionsurffix“_L”attachingtosignalnamerepresentactivelowlevel.Like,EN_L、READY_L……Inlogicrelation,EN_L=EN’，READY_L=READY’。

2025/4/10chapter642.ActivelevelsforpinsENEN_LDinstartDoutflgstart_LDinDoutflg_LInversionbubbleActivelowENENDinstartDoutflgstartDinDoutflgActivehign

2025/4/10chapter65Exp2：①EN=1(activehigh),datacanbetransferred②EN=0(activelow),datacanbetransferredENCLKEN_LCLK

2025/4/10chapter663.bubble-to-bubblelogicdesignMakethelogiccircuiteasiertounderstand.Exp：NotmatchABSELDATAABASELDATAmatch

2025/4/10chapter676.3CombinationalPLDs1.Programmablelogicarrays(PLA)twolevel“AND—OR”device.Canbeprogrammedtorealizeanysum-of-productslogicexpression.Ann×mPLAwithpproductterms:n—inputsm—outputsp—productterms

2025/4/108单击此处添加小标题chapter6单击此处添加小标题4×3with6productterms单击此处添加小标题ANDarray单击此处添加小标题ORarray

2025/4/109chapter6

2025/4/10102.ProgrammableArrayLogicDeviceschapter6单击此处添加小标题FixedORarray，programmableANDarray单击此处添加小标题Bidirectionalinput/outputpins，熔丝型PAL16L8，单击此处添加小标题Outputenable单击此处添加小标题

2025/4/10chapter6113.GenericArrayLogicDevices（GAL）aninnovationofthePAL;canbeerasedandreprogrammed;

2025/4/10126.4Decodernminputcodeword01chapter6n-bit021-out-of-mcodem-bit03Animportanttypeofcombinationalcircuit.enableinputOutputcodeworddecodeer1-to-1mapping

2025/4/10chapter6131、bianrydecodersinputcode：n-bitoutputcode：2n-bit⑴2-4decoder（2-22）I1I0Y3Y2Y1Y0truthtable：？Yi：？I1I0Y3Y2Y1Y0000001010010100100111000Yi=miY0=I1’·I0’ Y1=I1’·I0Y2=I1·I0’ Y3=I1·I0