电路参数计算课件.pptVIP

電路參數計算2025-3-22*第一節信號傳輸延遲數字電路的延遲由四部分組成：門延遲連線延遲扇出延遲大電容延遲一、CMOS門延遲：門延遲的定義本征延遲2025-3-22*上升時間tr：輸出信號波形從“1”電平的10%上升到90%需要的時間。即：V0：10%~90%Vdd。下降時間tf：輸出信號波形從“1”電平的90%下降到10%需要的時間。即：V0：90%~10%Vdd。延遲時間td：輸入電壓變化到50%Vdd的時刻到輸出電壓變化到50%Vdd時刻之間的時間差。2025-3-22*1、下降時間：設：輸入波形為理想脈衝Cl上的電壓從0.9Vdd下降到Vdd-Vtn過程中，N管工作在飽和區Cl上的電壓從Vdd-Vtn下降到0.1Vdd過程中，N管工作在線性區根據放電電流的瞬態方程：2025-3-22*CMOS反相器下降時間為：設：Vtn=0.2VddVdd=5v2、上升時間：由充電電流的瞬態方程：2025-3-22*CMOS反相器的上升時間為：設：|Vtp|=0.2Vdd如果兩管尺寸相同：時，有：2025-3-22*3、延遲時間：通常假設輸入信號為理想的階躍信號的情況下，計算門的平均延遲時間：2025-3-22*二、連線延遲在計算連線延遲時，我們用最簡單的RC網路模型。考察節點Vi的時間回應：2025-3-22*當網路節點分得很密時，上式可寫成微分形式：式中：r為單位長度電阻，c為單位長度電容。通常信號在連線上的傳播延遲時間可以用下式估算：其中：l為連線長度，由於，l在連線延遲中起主要作用。為了減小延遲時間，可行的策略是在連線中加若干個Buffer。2025-3-22*三、電路扇出延遲邏輯門的輸出端所接的輸入門的個數稱為電路的扇出：Fout對於電路扇出參數的主要限制是：2025-3-22*扇出端的負載等於每個輸入端的柵電容之和：在電路設計中，如果一個反相器的扇出為N，即Fout=N。其驅動能力應提高N倍，才能獲得與其驅動一級門相同的延遲時間。否則它的上升及下降時間都會下降N倍。2025-3-22*四、大電容負載驅動電路問題：一個門驅動非常大的負載時，會引起延遲的增大。要想在允許的門延遲時間內驅動大電容負載，只有提高，即增大W，將使柵面積L?W增大，管子的輸入電容（即柵電容）Cg也隨之增大，它相對於前一級又是一個大電容負載。如何解決這一問題呢？Mead和Conway論證了用逐級放大反相器構成的驅動電路可有效地解決驅動大電容負載問題。2025-3-22*例如：設一個標準反相器：如果不增加反相器的驅動能力，其延遲時間將增大27倍，即T=27tpd。2025-3-22*逐級放大方法：為了保證輸出低電平Vol不變，而維持標準反相器的不變的條件下，逐級放大驅動管和負載管的寬長比，使每級放大的比例因數f相等。2025-3-22*第二節功耗CMOS電路的功耗主要由兩部分組成：1、靜態功耗：由反向漏電流造成的功耗。2、動態功耗：由CMOS開關的瞬態電流和負載電容的充放電造成的功耗。2025-3-22*一、CMOS功耗1、靜態功耗CMOS在靜態時，P、N管只有一個導通。由於沒有Vdd到GND的直流通路，所以CMOS靜態功耗應當等於零。但在實際當中，由於存在反向漏電流：靜態功耗：其中：n為器件個數。2025-3-22*2、動態功耗（1）假設輸入波形為理想的階躍波形CMOS電路在“0”和“1”的轉換過程中，P、N管會同時導通，產生一個窄脈衝電流，由Vdd到GND。同時，對負載電容充電也需要電流。平均功耗為：2025-3-22*（2）輸入為非理想的波形另一種動態功耗稱為交變功耗PA，它是在輸入波形為非理想波形時，反相器處於輸入波形上升沿和下降沿的瞬間，負載管和驅動管會同時導通而引起的功耗。交變電流的峰值，tr，tf為輸入信號的上升及下降延遲時間。總功耗：P=Ps+Pd+PA2025-3-22*二、漏源截止電流對於增強型的MOS管，VgVt時，由於PN結反向漏電流等原因造成的電流