基于FPGA的快速阵列乘法器的实现.docVIP

基于FPGA的阵列乘法器的设计与实现

作者：朱世宇单位：重庆工业自动化仪表研究所

摘要：本文先对乘法器进行了分析，然后用现场可编程门阵列(FPGA)实现了阵列乘法器，并分析了设计原理。

关键词：乘法器现场可编程逻辑门阵列标准硬件描述语言电子设计自动化

Abstract:Thispaperanalyzedtheoperationofmultiplierunitfirst,thenrealizedarraymultiplierwithFPGA,anddescribedthedesignprinciple.

Keywords:multiplierunitFPGAVHDLEDA

0引言

乘法是运算中的基本算法，应用也最为广泛。在计算机中乘法最基本的操作就是移位相加，各类乘法最终都要归结为这一点。早期计算机中为了简化硬件结构，采用串行的移位乘法方案，即多次执行“加法—移位”操作来实现。这种方法并不需要很多器件。然而串行方法毕竟太慢，自从大规模集成电路问世以来，出现了各种形式的并行乘法器，一部分即为流水式阵列乘法器。

1二进制乘法器

设有两个不带符号的位二进制整数：

它们的乘积用X和表示，按“手工计算”的方法给出就是：

从中可以看出，只要，输入量X就随着k的位置连续地变化，然后累加。如果，就可以忽略相应的转换相加。

以为