1. 您所在位置：
  2. 网站首页
  3. 文档分类
  4. 电子工程/通信技术
  5. 数据通信与网络

高性能处理器的时钟网络优化研究.pdf

高性能处理器的时钟网络优化研究.pdf

    1. 1、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。。
    2. 2、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
    3. 3、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。
    查看更多

    摘要

    摘要

    在数字集成电路设计中，数据传输是靠时钟信号来传递的，它直接影响数字电路

    的功能、性能和稳定性。时钟信号必须确保所有的数据路径在芯片工作时满足时序要

    求，否则会影响芯片的数据交互，导致功能错误，无法正常工作。随着工艺尺寸的减

    小，时钟频率的提高和芯片规模的增加，使得数字集成电路的设计越来越困难，传统

    的时钟网络设计已经很难满足芯片的高性能、高质量、低功耗的要求。为了满足时钟

    网络设计的目标，设计人员在时钟网络设计中应用

    您可能关注的文档

    最近下载

    文档评论（0）

    qiutianfeng + 关注
    实名认证
    内容提供者

    本账号发布文档来源于互联网，仅用于技术分享交流用，版权为原作者所有。

    咨询Ta 进入空间

    1亿VIP精品文档

    更多 >

    相关文档

    更多 >