触发器与时序逻辑电路.pptxVIP

触发器与时序逻辑电路第9章

9.1集成触发器数字系统中，常需要记忆功能，触发器就是一种具有记忆功能的逻辑部件，它能够存储一位二进制数码。有两个稳态，可分别表示二进制数码0和1，无外触发时可维持稳态。外触发下，两个稳态可相互转换（称翻转）。有两个互补输出端。触发器有三个基本特性：

RS触发器基本RS触发器基本RS触发器由两个与非门交叉耦合而成，如下图：

SRQ图形符号这种触发器有两个稳定状态：(2),称为复位状态(0态);(1),称为置位状态(1态);它有两个输出端Q和，二者的逻辑状态应相反。QGA逻辑图GB

输出与输入的逻辑关系：当端加负脉冲时，不论触发器的初始状态是1态，还是0态，均有即将触发器置0或保持0态，称为直接置0端。QGA逻辑图GB所谓，即将端保持高电位；，即在端加一负脉冲当端加负脉冲时，不论触发器的初始状态是1态，还是0态，均有，即将触发器置1或保持1态。称为直接置1端。

即将触发器保持原状态不变。这种输入状态下，当负脉冲除去后，将由各种偶然因素决定触发器的最终状态，因而禁止出现。QGA逻辑图GB这种情况，注：时，和均为高电平。0态信号同时撤消：状态不定(随机)1态先撤消：先撤消：

由以上分析可知：基本RS触发器有两个状态，他可以直接置位或复位，并具有存储和记忆功。基本RS触发器的逻辑状态表如下：Q1001011011不变不变00不定不定QQ信号同时撤消,出现不确定状态信号不同时撤消，状态确定QQ练习

2.同步触发器GCGDQGAGBRSCP逻辑电路SRQ图形符号S1SR1RC1CP同步RS触发器的逻辑图和图形符号如下：与基本RS触发器区别为：增加了由非门GC和GD组成的导引电路;R和S是置0和置1信号输入端，还有时钟脉冲CP输入端。时钟脉冲CP是一种控制命令，通过导引电路实现对输入端R和S的控制，故称为可控RS触发器

当时钟脉冲CP来到之前，即当CP=0时，不论R和S端的电平如何变化，GC门和GD门的输出均为1，基本触发器保持原状态不变。GCGDQGAGBRSCP逻辑电路即CP=1时，触发器才按R、S端的输入状态来决定其输出状态。和是直接置0和直接置1端，即不受时钟脉冲的控制，可以对基本触发器置0或置1，一般用于置初态，在工作过程中它们处于1态（高电平）。现态：指触发器输入信号变化前的状态。Qn次态：指触发器输入信号变化后的状态；Qn+1只有当时钟脉冲来到后，

011100说明Qn+1RS保持置0置1不定010101010000111100110011Qn触发器次态与输入信号和电路原状态（现态）之间的关系如下表：

9.1.2D触发器1.图形符号SRQD1DC1CP输出与输入之间的关系见真值表：1100Qn+1D2.逻辑功能为：触发器的输出状态仅决定于到达前输入端的状态，而与触发器现态无关，即：3.时序图

工作波形如下：SC1CP01RCP02Q1D03QQ

74LS74为上升沿D触发器，内含两个相同的D触发器，其引脚排列图和逻辑符号如图所示。CP为时钟输入端，D为数据输入端，Q、Q为互补输出端，RD为直接复位端（或异步复位端）,SD为直接置位端（或异步置位端）。4．集成双D触发器74LS74（1）引脚排列图和逻辑符号

（2）逻辑功能??????RD和SD用来设置初始状态，为低电平有效，RD、SD不允许同时有效。当RD有效时，不论其它输入是什么，输出都会置0；当SD有效时，不论其它输入是什么，输出都会置1。逻辑功能表如表所示。

输入输出功能说明SDRDCPDQn+1Qn+101××10异步置110××01异步置000××11不定状态11?110置111?001置0表9.1.4双D触发器74LS74的功能表

（3）时序图图9.1.9双D触发器74LS74的时序图123