分立元件门电路.pptVIP

关于分立元件门电路第1页，共35页，星期日，2025年，2月5日门电路的分类两大类工艺技术的特点：速度功耗集成度TTL快大低MOS慢小高目前最常用的工艺:CMOS按封装（外形）分：双列直插、扁平封装、表面封装、针式第2页，共35页，星期日，2025年，2月5日2.1导论复习二极管开关特性复习三极管开关特性第3页，共35页，星期日，2025年，2月5日一、PN（二极管）的开关特性PNPN结外电场外加的正向电压有一部分降落在PN结区，方向与PN结内电场方向相反，削弱了内电场。于是，内电场对多数载流子扩散运动的阻碍减弱，扩散电流加大。扩散电流远大于漂移电流，可忽略漂移电流的影响，PN结呈现低阻性。内电场PN内电场IF正向导通第4页，共35页，星期日，2025年，2月5日内电场对多子扩散运动的阻碍增强，扩散电流大大减小。此时PN结区的少子在内电场作用下形成的漂移电流大于扩散电流，可忽略扩散电流，PN结呈现高阻性。PNPN结内电场IS外电场在一定的温度条件下，由本征激发决定的少子浓度是一定的，故少子形成的漂移电流是恒定的，基本上与所加反向电压的大小无关，这个电流也称为反向饱和电流IS。PN内电场反向截至第5页，共35页，星期日，2025年，2月5日二、NPN三极管开关特性饱和截止第6页，共35页，星期日，2025年，2月5日2.2分立元件门电路+12VABDADBRFuAuBuF0V0V0V0V3V0V3V0V0V3V3V3VABF000010100111F=AB–12VABDADBRFF=A+B第7页，共35页，星期日，2025年，2月5日晶体管非门电路(反相器)F=A+12VRcTRAAF第8页，共35页，星期日，2025年，2月5日+5VT1R1R2T2T3T4R3R4YWk4W.6k1W130Wk1AD2.3TTL门电路一、结构与原理TTL非门第9页，共35页，星期日，2025年，2月5日TTL与非门电路第10页，共35页，星期日，2025年，2月5日二、特性ui/Vii/mA012–1IISIIHIILIIH—输入高电平电流(输入漏电流40?A)IIS—输入短路电流(–1.6mA)IIL—输入低电平电流1、输入伏安特性F+5Vuiii1第11页，共35页，星期日，2025年，2月5日2、输入端负载特性1F+5VRiuiuiRb1T1+5VRiRi较小时，uiUT，ui=“0”Ri较大时，uiUT，ui=“1”临界时ui=Ri+Rb1Ri(5–Ube)=1.4Ron—开门电阻，RiRon(2.5K?)，ui为高电平。Roff—关门电阻，RiRoff(0.85K?)，ui为低电平。TTL门电路输入端悬空时为“1”。i第12页，共35页，星期日，2025年，2月5日3、输出特性拉电流负载(输出高电平有效)IOHIOH—输出高电平电流(拉电流400?A)灌电流负载(输出低电平有效)IOLIOL—输出低电平电流(灌电流16mA)“0”“1”FR1“0”“1”F+5VR1第13页，共35页，星期日，2025年，2月5日4、电压传输特性Vi1FAVo+5VRuo/V1234ui/V012UOHUOLUOHminUffUon—开门电平(输出低电平的最大值≤0.8V)U0LmaxUonUff—关门电平(输出高电平的最小值≥2.4V)uiuoUOHUOL理想化UTUT—阈值电压(门槛电平)UT=1.4V第14页，共35页，星期日，2025年，2月5日三、门电路级联：前一个器件的输出就是后一个器件的输入，后一个是前一个的负载，两者要相互影响。“0”“1”“0”IILIOLT4T5+5VT1+5VRb1IILIOLT4T5+5V“1”T1+5