存储密集型SOC的后端设计方法研究.pdfVIP

摘要

随着集成电路设计与工艺技术的日新月异，汽车电子、工业控制、物联网及

人工智能等应用领域亦在持续蓬勃发展。在这一背景下，片上存储器在芯片中的

占比日益凸显，呈现出不断攀升的趋势。特别是基于卷积神经网络的人工智能，

在运行中涉及大量的矩阵运算以及参数更新，在对其进行计算芯片实现时，需要

使用大量的片上缓存对特征数据以及权重数据进行缓存。芯片中存储密度增大给

芯片的物理设计提出了新的挑战。

本文基于某公司40nm工艺完成了一款基于卷积神经网络的存储密集型芯片

NVDLA的物理设计，论文的主要研究内容如下：

首先，详细分析了NVDLA的基本架构，重点探讨了各模块的功能结构和数

据流，以及数据存储需求。针对其大位宽数据传输需求，研究了高速并行传输的

方法，并在原有设计基础上优化了数据输入端口设计。接着基于设计中子模块分

析，对不同工作模式下的数据流进行了全面探讨，为物理设计规划奠定基础。

随后，采用某公司40nm工艺对NVDLA的片上存储器进行了实现和优化。提

出了存储器选型的关键因素和选择指南，并对特殊类型的存储器提出了实现和优

化方法。通过端口复用、外围电路设计、存储器拆分和寄存器替代等方法，有效

提高了存储器的使用效率和芯片面积的利用率。

在物理实现过程中，利用perl脚本语言提高了后端物理实现的自动化水平。

通过脚本控制存储编译器的批量生成，优化了布局布线工具的进程监测和信息提

取。逻辑综合生成网表后，采用ICC2工具进行物理设计，包括布局规划、时钟树

综合和信号线绕线等步骤。最后，通过寄生参数提取、时序分析和优化，实现了

时序收敛。

关键词：存储密集，物理实现，时序分析，物理设计自动化

ABSTRACT

WiththerapidchangesinICdesign,applicationareassuchasautomotiveelectronics,

industrialcontrol,InternetofThingsandartificialintelligencearealsocontinuingto

thrive.Againstthisbackground,on-chipmemoryhasbecomeincreasinglyprominentin

chips.Inparticular,artificialintelligencebasedonconvolutionalneuralnetworks

involvesalargenumberofmatrixoperationsandparameterupdatesinoperation,andon-

chipmemoryisrequiredtocachethedata.Theincreasedstoragedensityinthechip

presentsnewchallengestothephysicaldesignofthechip.Inthisthesis,thephysical

designofNVDLA,astorage-intensivechipbasedonconvolutionalneuralnetwork,is

completedbasedon40nmprocess,andthemainresearchcontentofthethesisisas

follows:first,thebasicarchitectureofNVDLAisanalyzedindetail,andthefocusison

thefunctionalstructureanddataflowofeachmodule,aswellasthedatastorage

requirements.Foritslargebitwidthdatatransmissionrequirements,hi