基于三维自卷曲技术的小型化放大器研究.pdfVIP

摘要

随着通信技术和单片工艺的不断发展，低噪声放大器电路集成度不断提高，芯

片尺寸也在不断缩减。但受制于无源器件固有结构的影响，常规单片工艺下的无源

器件尤其是平面电感尺寸难以缩减，片上电感以及电感引入的面积留白成为了影

响低噪声放大器小型化的最大的因素之一，单片电路小型化设计成为了越来越热

门的话题。自卷曲技术的应用可以大比例的减小片上无源电路的尺寸，成为单片电

路小型化的一种新的实现路径。

为解决传统单片电路中无源元件占据着芯片的绝大部分面积的问题，提高电

路小型化程度，本研究在传统二维无源元件设计思维的基础上，利用自卷曲工艺开

展具有三维结构的新型低噪声放大器芯片研究。具体工作内容如下：

1.氮化硅双层应力层自卷曲电感研究。自卷曲电感使用双层氮化硅应力薄膜平

台制备，对自卷曲平台和自卷曲电感制备流程开展理论分析，并基于自卷曲电感工

作机理建立了集总元件等效电路模型，进一步分析自卷曲电感的寄生参数对电感

性能的影响，并设计加工了不同尺寸的自卷曲电感，对自卷曲电感进行测试。

2.基于自卷曲电感的混合集成低噪声放大器设计。放大器采用单级共发射极负

反馈结构，通过RC负反馈技术，将共轭匹配和噪声匹配在电路中同时实现。对加

工完成的基于贴片电感的放大器进行测试，结果表明，在1.5-1.6GHz频段内，增

益大于12dB，回波损耗均优于10dB，噪声小于3dB。同时使用自卷曲电感模型与

晶体管模型构建了低噪声放大器电路，初步验证了自卷曲电感的电感效应，可以应

用于电路设计。

3.基于自卷曲电感的单片低噪声放大器设计。基于GaAspHEMT工艺和SMIC

CMOS工艺分别设计了含平面螺旋电感低噪声放大器和用自卷曲电感替换的低噪

声放大器。将建立的自卷曲电感模型与单片工艺电路模型结合，深入研究集成在同

一芯片内的自卷曲元件与有源电路的模型，量化自卷曲电感对单片低噪声放大器

电路小型化效果。仿真结果表明，GaAspHEMT工艺低噪声放大器替换自卷曲电

22

感后，电路面积由1.615mm缩减至1.326mm，电感面积占比由29.9%缩减至

12.54%。SMICCMOS工艺低噪声放大器用自卷曲电感替换后，电路面积由

22

0.765mm缩减至0.256mm，电感面积占比由61.07%缩减至29.61%。验证了自卷

曲电感的应用能促进低噪声放大器芯片的小型化。

关键词：低噪声放大器，自卷曲电感，小型化

ABSTRACT

Withthecontinuousdevelopmentofcommunicationtechnologyandmonolithic

integratedcircuittechnology,thesizeofLNAchipsisprogressivelyshrinkingwhile

achievinghighercircuitintegration.However,reducingthesizeofpassivedevices,

particularlyplanarinductors,ischallengingduetotheirinherentstructureunderthe

conventionalmonolithicprocess.On-chipinductorsandtheirassociatedarea

requirementshavebecomeasignificantfactorinminiaturizationofLNAs,whichmaking

theminiaturizationdesignaburgeoningtopicinmonolithicintegratedcircuits.The

applicationofself-rolled-uptechnologypresentsa