电子技术基础（第四版）课件：触发器及时序逻辑电路.pptx

下载文档

0
0
约小于1千字
约 52页
2025-06-25 发布于山东
举报
版权申诉
保障服务

电子技术基础（第四版）课件：触发器及时序逻辑电路.pptx

此“教育”领域文档为创作者个人分享资料，不作为权威性指导和指引，仅供参考

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。

?组合电路与时序逻辑电路的区别;§8—1触发器;本章重点：;1.基本RS触发器;（2）工作原理;触发器被“置1”;若触发器的原状态为“1”;0;（3）逻辑功能;;触发器的基本特点：;例8－1根据图8-2所给出的端的输入波形，画出基本RS触发器端的波形。设触发器的初始状态为“0”;2、同步RS触发器;;输入;例8-2根据图8-5所给出的时钟脉冲CP和R、S端的输入波形，画出同步RS触发器端的波形。设触发器的初始状态为“0”。;二、其他类型触发器;;（2）逻辑功能;例8-3根据图8-7所给出的时钟脉冲CP和J、K端的输入波形，画出CP下降沿触发的JK触发器的Q端的波形。设触发器的初始状态为“0”。;;例8-4根据图8-8所给出的时钟脉冲CP和D端的输入波形，画出CP上升沿触发的D触发器的Q端的波形。设触发器的初始状态为“0”。;;例8-5根据图8-9所给出的时钟脉冲CP和T端的输入波形，画出CP下降沿触发的T触发器的端的波形。设触发器的初始状态为“0”。;真值表

K J Qn+1

0 0 Qn

1 0 0

0 1 1

1 1

;JK触发器的J端通过反相器接K端形成D触发器;三、集成触发器;时序逻辑电路的特点：;1、数码寄存器;2、移位寄存器;输入;（2）双向移位寄存器;集成双向移位寄存器74LS194的功能真值表;二、计数器;2、异步计数器;计数脉冲;CP;;（2）异步十进制加法计数器;计数脉冲;;;§8-3数/模与模/数转换器;一、数/模转换器（DAC）;一、数/模转换器（DAC）;;二、模/数转换器（ADC）;1、采样—保持电路;采样—保持电路各部分的波形图;2、量化—编码电路;划分量化电平的两种方法;3、集成ADC0809简介