原创力文档- 1、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。。
- 2、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
- 3、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
时钟模块提供两种操作模式：▲内部振荡器：如果使用内部振荡器，则必须在X1／XCLKIN和X2两个引脚之间连接一个石英晶体。▲外部时钟源：如果采用外部时钟，可以将输入的时钟信号直接接到X1／XCLKIN引脚上，而X2悬空。在这种情况下，不使用内部振荡器。一、时钟及系统控制晶体振荡器及锁相环当XPLLDIS为低电平，系统直接采用时钟或晶振直接作为系统时钟；当XPLLDIS为高电平，外部时钟经过PLL倍频后，为提供时钟。第2章CPU内部结构与时钟系统锁相环控制寄存器PLLCR——用于选择锁相环的工作模式和倍频系数定时器
文档评论（0）