《模拟电路与数字电路》第5章 时序逻辑集成电路.pptVIP

图5.8所示是采用这种方法构成的十进制计数器例子，其中门G的输入接到CO端。当进位输出端CO=1时，LD=0，计数器置数d3~d0=0110，因此在下一个CP脉冲到来时，计数器被置成数据端的状态（即Q3Q2Q1Q0=0110），这时进位输出随即变为0，则LD变为1，计数器又执行计数功能，但这时是以Q3Q2Q1Q0为0110为起始状态开始计数。当计到1111状态时，CO又为1，LD=0，计数器恢复到0110状态。由此可见，计数顺序是0110~1111，为十进制计数器。同样，只要改变计数器并行输入数据端d3~d0的值，就可以在2~15进制中接成任意进制计数器。

用进位输出置最小数法构成N进制计数器，其数据输入端所预置的最小数，可由2n－N为确定。如N=10，则预置数应为24－10=6，即d3~d0应为0110；若N=5，则预置数应为11，即d3~d0应为1011。

（3）用直接清0复位法构成N进制计数器图5.9直接清0复位法

图5.9所示电路是采用直接清0方式构成的十进制计数器。其工作过程为，在计数未到“10”时，Q3、Q1至少有一个为0，计数器正常计数（不清0），当计数器刚出现Q3Q2Q1Q0为1010时，CR=0，计数器即刻清0，随着计数器输出状态的改变，清0脉冲也消失，计数器又从0000状态开始计数。

用这种方法构成的N进制计数器有两个问题：一是存在着极短暂的过渡状态问题。如，在十进制计数器中（N=10）,当计数器计到1001时，按理说再输入一个计数脉冲，应该马上归零。然而用直接清0复位的电路，并不使计数器立即清0，而是先转换到1010状态，使CR=0，继而使计数器复位，成为0000状态。随后CR=0信号消失，计数器又开始计数。十进制计数器的计数状态从0000→1001，中间出现1010的过渡状态时间极其短暂，然而是必要的，否则就不可能将计数器复位。二是清0方式复位的可靠性问题。由于组成计数器的各级触发器的性能和负载情况不相同，当CR=0时，只要任何一个触发器翻转到0状态，则过渡状态立即消失，清0脉冲信号（CR=0）也随之消失。一旦CR变为1，没有来得及翻转转的触发器就无法清0，这样，有的触发器仍处于原来的1状态。显然这种方法构成N进制计数器的可靠性不是很高。

由于这种方法简单、方便，利用现成集成计数器构成N进制计数器也比较经济，所以被普遍采用。若对可靠性要求特别高，则可采用图5.10所示十进制计数器的改进电路。图5.10十进制计数器改进电路其中，在与非门和CR之间接进一个基本RS触发器，用以将CR=0的状态暂存一下，以使得清0复位信号有足够作用时间，使计数器可靠清0。

电路的工作原理简述如下：平时基本RS触发器在CP脉冲作用下总是处于1态，即CR=Q=1。当计入十个脉冲时，第十个计数脉冲的上升沿使计数器输出Q3Q2Q1Q0=1010，与非门G输出为0，使基本RS触发器置0，则Q=0，计数器清0。第十个计数脉冲的下降沿到来时，才将基本RS触发器置1，即Q=1，CR=1，计数器清0复位信号才消失。这样CR=0的时间加大了，约与CP脉冲宽度相同，从而提高了电路工作的可靠性。

用级联的方法，可获得N进制计数器。图5.11给出的是采用直接清0复位的方法构成的一百进制计数(N=100）。

图5.1174LS161级联实现100进制计数器5.2.2集成异步二进制计数器

74LS93是异步4位二进制加法计数器，图5.12和图5.13分别为它的逻辑符号和逻辑图，在图5.13中，FF0构成一位二进制计数器，FF1、FF2、FF3构成模8计数器。若将CP1端与Q0端外部相连，就构成模16计数器。因此，74LS93又称为二—八—十六进制计数器。此外，R1、R2为异步清0端高电平有效。

?

图5.1274LS93逻辑符号5.1374LS93逻辑图5.2.3集成同步十进制计数器

74LS192是一个同步十进制可逆计数器。它有两个时钟输入端，当从CU输入时，进行加法计数，从CD输入时，进行减法计数。它有进位和借位输出，可进行几位串接计数。它还有独立的置“0”输入端，并且可以单独对加法或减法计数进行预置数。

(a)(b)

图5.1474LS192

(a)逻辑符号(b)外引线图

74LS192的功能表如表5.4所示。其功能特点如下：

1.置“0”。74LS192有异步置0端R，不管