数字电路康华光逻辑门电路 (2).pptVIP

特点:功耗低、速度快、驱动力强3.2.6BiCMOS门电路?I为高电平:MN、M1和T2导通，MP、M2和T1截止，输出?O为低电平。工作原理:M1的导通,迅速拉走T1的基区存储电荷;M2截止,MN的输出电流全部作为T2管的驱动电流,M1、M2加快输出状态的转换第62页，共90页，星期日，2025年，2月5日?I为低电平:MP、M2和T1导通，MN、M1和T2截止，输出?O为高电平。T2基区的存储电荷通过M2而消散。M1、M2加快输出状态的转换电路的开关速度可得到改善M1截止，MP的输出电流全部作为T1的驱动电流。第63页，共90页，星期日，2025年，2月5日3.3射极耦合逻辑门电路（略）3.4砷化镓逻辑门电路（略）第64页，共90页，星期日，2025年，2月5日3.5.1正负逻辑问题3.5逻辑描述中的几个问题3.5.2基本逻辑门的等效符号及其应用第65页，共90页，星期日，2025年，2月5日3.5.1正负逻辑问题1.正负逻辑的规定0110正逻辑负逻辑3.5逻辑描述中的几个问题正逻辑体制:将高电平用逻辑1表示，低电平用逻辑0表示负逻辑体制:将高电平用逻辑0表示，低电平用逻辑1表示第66页，共90页，星期日，2025年，2月5日ABL110100010001___与非门ABL001011101110某电路输入与输出电平表ABLLLHLHHHLHHHL采用正逻辑___或非门采用负逻辑与非?或非负逻辑正逻辑2.正负逻辑等效变换与?或非?非第67页，共90页，星期日，2025年，2月5日（2）CMOS逻辑门的缓冲电路输入、输出端加了反相器作为缓冲电路，所以电路的逻辑功能也发生了变化。或非门增加了缓冲器后的逻辑功能为与非功能。基本逻辑电路输出缓冲电路输入缓冲电路（或非门）第30页，共90页，星期日，2025年，2月5日1.CMOS漏极开路门（1）CMOS漏极开路门的提出线与是指具有高阻输出的器件（各类门电路），直接连接，自动完成“与”逻辑的功能的连接方式。即“输出短接”。线与在一定情况下会产生低阻通路，大电流有可能导致器件的损毁，并且无法确定输出是高电平还是低电平。这一问题可以采用漏极开路（OD）门来解决。漏极开路是指CMOS门输出电路只有NMOS管，且其漏极是开路的。3.1.6CMOS漏极开路（OD）门和三态输出门电路+VDDTN1TN2AB+VDDAB01注：普通CMOS门不能接成“线与”形式。低阻通路第31页，共90页，星期日，2025年，2月5日（2）漏极开路门的结构与逻辑符号(c)可以实现线与功能;+VDDVSSTP1TN1TP2TN2ABL电路逻辑符号(b)与非逻辑不变漏极开路门输出连接(a)工作时必须外接电源和电阻;漏极开路的符号漏极开路输出第32页，共90页，星期日，2025年，2月5日(3)上拉电阻对OD门动态性能的影响Rp的值愈小，负载电容的充电时间常数亦愈小，因而开关速度愈快。但功耗大,且可能使输出电流超过允许的最大值IOL(max）。电路带电容负载10CLRp的值大，可保证输出电流不能超过允许的最大值IOL(max）、功耗小。但负载电容的充电时间常数亦愈大，开关速度因而愈慢。第33页，共90页，星期日，2025年，2月5日最不利的情况：只有一个OD门导通，输出为低电平；其他门截止，输出为高电平时，负载电流将全部流向导通的OD门。110为保证低电平输出OD门的输出电流不能超过允许的最大值IOL(max)且VO=VOL(max），RP不能太小（此时RP起限流作用）。(a)当VO=VOL+VDDIILRPn…m…kIIL（total)IOL（max)流过RP的电流（4）上拉电阻的计算第34页，共90页，星期日，2025年，2月5日(b)当VO=VOH+VDDRPn…m…111IIH（total)I0Z（total)当所有OD门输出均为高电