原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
1实验1.1组合逻辑要求：1)题目：用VHDL实现2)给出真傎表或表达式3)给出VHDL程序4)给出仿真波形的建立与仿真结果
”题目给出真傎表或表达式,工作原理等给出VHDL程序给出仿真波形的建立与仿真结果心得体libraryIEEE;z=(/a·b)OR(a·c)useIEEE.STD_LOGIC_1164.ALL;useIEEE.STD_LOGIC_ARITH.ALL;useIEEE.STD_LOGIC_UNSIGNED.ALL;entityzhlj_sis port(a,b,c:instd_logic;z:outstd_logic);ENDentityzhlj_s;architectureexpressionofzhlj_sisbegin z=(notaandb)or(aandc);endarchitectureexpression;
2个输出：总和S，进位输出Co3个输入：A、B，进位输入CiS=A⊙B⊙CCo=A·B+A·Ci+B·Ci实验1.2一位全加器
libraryIEEE; useIEEE.std_logic_1164.all; entityFullAdderis port(a,b,Cin:instd_logic;Sum,Cout:outstd_logic); endentityFullAdder; architectureconcurrentofFullAdderisbegin Sum=axorbxorCin; Cout=(aandb)or(aandCin)or(bandCin);endarchitectureconcurrent;
实验2.1解码器6题目：用n到2n解码器设计3到8解码器给出仿真波形的建立与仿真结果给出真傎表或表达式给出VHDL程序实验3.1奇偶校验器8题目：8输入奇偶校验器给出真傎表或表达式输入向量有偶数个“１”，输出置０给出VHDL程序给出仿真波形的建立与仿真结果
Attributes
10
实验4.1交通信号灯11题目：题目：交通信号有两个灯——红灯与绿灯，通常主干路是绿灯（Ａ＝１），而小马路则是红灯（notA=0）。如果发现车在小路上行驶(CAR=1)，那么主干路的信号变为红灯（Ａ＝０）,而小马路则是绿灯（notA=１）。当灯变化时，计时器开始工作(START_TIMER=1)。一旦计时完成，就对“TIMED”信号置位（TIMED=1）,它使灯变回默认状态。给出真傎表或表达式设计并实验“一进程”、“二进程”、“三进程”交通信号控制器的VHDL程序。（改进：加入主干路最短通车时间的保障。）给出VHDL程序给出仿真波形的建立与仿真结果
Simulationmode:Functionalasm1a
实验5.2D锁存器13题目：设计四Ｄ锁存器给出真傎表或表达式给出VHDL程序给出仿真波形的建立与仿真结果
实验6.1JK触发器1401给出仿真波形的建立与仿真结果题目：设计JK触发器给出真傎表或表达式给出VHDL程序020304
15
实验7.1二进制计数器16213题目：设计8位二进制计数器给出VHDL程序给出仿真波形的建立与仿真结果
17
实验8.2顺序乘法器18题目：设计8位Booth乘法器。01真傎表或表达式Qout=ain*bin;02给出VHDL程序03给出仿真波形的建立与仿真结果04
19
文档评论（0）