EDA技术与应用教程（Verilog HDL版）（第3版）课件 51Verilog组合逻辑建模 - 思考与练习.pptVIP

下载本文档

1
0
约小于1千字
约 3页
2025-07-14 发布于山东
举报
版权申诉

EDA技术与应用教程（Verilog HDL版）（第3版）课件 51Verilog组合逻辑建模 - 思考与练习.ppt

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

思考与练习1.总结Verilog门级描述，数据流描述和行为描述的各自特点，及其所使用的VerilogHDL语法2.总结Verilog语言所提供的各种常用预定义门单元，并分别画出它们的电路符号。图X4-1简单门级电路结构图。3.用Verilog门级描述构建图X4-1所示的组合逻辑电路。4.用Verilog数据流描述来构建第3题所示的组合逻辑电路。电路的输入端口和输出端口的宽度均可通过参数调整。5.利用门级描述和预定义三态门来构建例4.11所示的三态驱动电路。

思考与练习6.利用4个4位串行进位加法器构建一个16位的加法器。7.分别利用Verilog语言的门级描述和数据流描述来构建一个4位宽的乘法器。8.分别用行为级和门级描述的方式来构建例4.7所示的比较器。用门级描述时，比较器的位宽固定为4位。9.用VerilogHDL设计多路分配器。多路分配器的功能与多路复用器相反，即根据选择信号的值，将一个数据输入连接到多个数据输出中的一个。多路分配器电路符号如图X4-2所示。请分别用数据流描述和行为描述的方式设计1到4的多路分配器。图X4-2多路分配器功能示意图

思考与练习图X4-3输入和输出可以同时端口的三态驱动电路示意图

10.用VerilogHDL设计可将数据输入端口和输出端口同时断开的双向总线收发器，其电路结构图图X4-3所示：