1. 您所在位置：
  2. 网站首页
  3. 文档分类
  4. 电子工程/通信技术
  5. 电子设计

EDA技术与应用教程（Verilog HDL版）（第3版）教案 15 5.2 时序逻辑电路设计2.docx

EDA技术与应用教程（Verilog HDL版）（第3版）教案 15 5.2 时序逻辑电路设计2.docx

    1. 1、本文档共3页，其中可免费阅读2页，需付费50金币后方可阅读剩余内容。
    2. 2、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。
    3. 3、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
    4. 4、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。
    查看更多

    重庆电子工程职业学院授课方案（教案）

    课名：EDA技术及应用教师：

    班级：6编写时间：

    课题：5.2时序逻辑电路设计2

    教学目的及要求：

    学习常见的时序逻辑电路的设计

    教学重点：

    教学难点：

    教学步骤及内容：

    1.以为寄存器的设计

    旁批栏：

    移位寄存器的参考程序如下：

    LIBRARYIEEE;

    USEIEEE.STD_LOGIC_1164.ALL;

    ENTITYshift_regIS

    PORT(mode:INSTD_LOGIC_VECTOR(1DOWNT

    您可能关注的文档

    最近下载

    文档评论（0）

    xiaobao + 关注
    实名认证
    内容提供者

    该用户很懒，什么也没介绍

    咨询Ta 进入空间

    1亿VIP精品文档

    更多 >

    相关文档

    更多 >