《FPGA应用技术及实践》教案案例2 加法器（基础内容：半加，全加）.doc

1、本文档共3页，其中可免费阅读2页，需付费50金币后方可阅读剩余内容。
2、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。
3、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
4、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。

案例2

案例2加法器（基础内容：半加，全加）

2.1预习内容

（1）半加器和全加器原理

图1半加器线路图和真值表

（2）层次化设计方法

2.2案例目的

进一步熟悉利用QuartusⅡ的原理图输入方法设计简单组合电路，掌握层次化设计的方法，并通过一个8位全加器的设计把握利用EDA软件进行原理图输入方式的电子线路设计的详细流程。

2.3案例环境

采用EDA（电子设计自动化）技术，利用层次化设计方法设计电路。首先给出系统的功能描述，然后进行功能分解，逐层设计。在电路设计过程中，层次化思想体现在利用VHDL语言实现显示功能。利用GDF图形输入实现保存结果和优先排序两个功能，最后将所生成的sy

该用户很懒，什么也没介绍

咨询Ta 进入空间

更多 >

《FPGA应用技术及实践》 教案 案例2 加法器（基础内容：半加，全加）.doc