EDA技术与应用教程（Verilog HDL版）（第3版）教案 14 5.1 组合逻辑电路设计.docx

1、本文档共2页，可阅读全部内容。
2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。

重庆电子工程职业学院授课方案（教案）

课名：EDA技术及应用教师：

班级：编写时间：

课题：5.1组合逻辑电路设计

教学目的及要求：

1.熟悉常见的组合逻辑电路

教学重点：常见的组合逻辑电路

教学难点：

教学步骤及内容：

一、运算电路设计

（1）半加器

（2）全加器

（3）多位加法器

（4）乘法器

二、编码器设计

（1）一般编码器设计CASE语句或是并行赋值语句

（2）优先级编码器设计

使用IF语句

旁批栏：

三、译码器设

该用户很懒，什么也没介绍

咨询Ta 进入空间

更多 >