片间互连总线协议层关键技术研究.pdfVIP

高技术通讯2025年第35卷第2期:113-123

doi:10.3772/j.issn.1002-0470.2025.02.001

片间互连总线协议层关键技术研究①

②∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗∗

邢世远张见齐王焕东吴学智吴瑞阳

∗

(中国科学院计算技术研究所北京100190)

∗∗

(中国科学院大学北京100049)

∗∗∗

(龙芯中科技术股份有限公司北京100095)

∗∗∗∗

(处理器芯片全国重点实验室(中国科学院计算技术研究所)北京100190)

摘要随着以数据分析、网络搜索和虚拟现实为核心的新数据中心和高性能计算应用

程序的开发,高性能计算平台上需要传输的数据量不断增加,数据密集型应用对片间数据

传输带宽需求的增长从未停止,片间互连总线被视为系统瓶颈的潜在来源。相比于在物

理层提高总线传输速率和增加信号数量提升带宽的传统做法,在总线协议层通过结构设

计优化提高带宽利用率也是提升总带宽的重要解决思路。相比前者,后者不会引入额外

成本开销,并且具有能耗友好的优势。本文在协议层提出了3个关键技术,分别是数据命

令分离的片内语义到跨片语义转换方案、基于年龄(Age)策略的仲裁算法和片间数据压

缩技术。数据命令分离的语义策略具有很强的跨架构通用性,是仲裁和压缩的前提。片

间总线协议层仲裁和压缩技术通过结构的方法大幅提高了总线带宽利用率。在Synopsys

Zebu仿真加速平台上的实验结果表明,本文方法的总线架构在关闭和开启数据压缩情形

下带宽利用率分别为45.8%和69.7%,达到国际先进水平。

关键词片间互连;总线协议层;语义转换;仲裁;数据压缩;仿真加速器

在过去的几十年中,人类对高性能计算的需求、业界和学术界的研究热点。

半导体新工艺的技术进步和微结构的创新共同组成片间总线协议层实现了片上网络(networkon

了促进处理器性能不断提升的三驾马车。然而,随chip,NoC)内复杂多样的消息和物理链路实际传递

[1]

着摩尔定律逐渐走向尽头,单片硅片的面积和单的包之间的互相转化。无论是中央处理器(central

位面积硅上晶体管密度都触碰到物理极限,高昂的processingunit,CPU)间一致性互连还是异构系统一

成本和量子隧穿效应使得提高单片芯片面积和提高致性互连,协议层都需要对复杂的跨片请求进行处

集成密度的旧路不再可行。与此同时,人工智理。不同架构的CPU之间以及面向不同场景的硬

[2-3][4][5-6]

能、图形图像、高性能计算等新兴热点领件加速器之间往往具有不同含义的一致性语义和输

[9-12]

域对算力的需求不断提升。例如OpenAI的生成式入输出(input/output,IO)语义,它们之间很难明

预