时序逻辑电路分析与设计.pptVIP

时序逻辑电路学习要点：时序电路的分析方法和设计方法计数器、存放器等中规模集成电路的逻辑功能和使用方法

概述1、时序电路的特点时序电路在任何时刻的稳定输出，不仅与该时刻的输入信号有关，而且还与电路原来的状态有关。

2、时序电路逻辑功能的表示方法时序电路的逻辑功能可用逻辑表达式、状态表、卡诺图、状态图、时序图和逻辑图6种方式表示，这些表示方法在本质上是相同的，可以互相转换。逻辑表达式有：输出方程状态方程激励方程

3、时序电路的分类〔1〕根据时钟分类同步时序电路中，各个触发器的时钟脉冲相同，即电路中有一个统一的时钟脉冲，每来一个时钟脉冲，电路的状态只改变一次。异步时序电路中，各个触发器的时钟脉冲不同，即电路中没有统一的时钟脉冲来控制电路状态的变化，电路状态改变时，电路中要更新状态的触发器的翻转有先有后，是异步进行的。*〔2〕根据输出分类米利型时序电路的输出不仅与现态有关，而且还决定于电路当前的输入。穆尔型时序电路的其输出仅决定于电路的现态，与电路当前的输入无关；或者根本就不存在独立设置的输出，而以电路的状态直接作为输出。

时序逻辑电路的分析方法返回同步时序逻辑电路的分析方法异步时序逻辑电路的分析方法

电路图时钟方程、驱动方程和输出方程状态方程状态图、状态表或时序图判断电路逻辑功能1235同步时序逻辑电路的分析方法一、根本分析步骤：计算4

例时钟方程：输出方程：输出仅与电路现态有关同步时序电路的时钟方程可省去不写。驱动方程：1写方程式二、分析举例：

2求状态方程JK触发器的特性方程：将各触发器的驱动方程代入，即得电路的状态方程：

3计算、列状态表00000101001110010111011100101110111100001010011000001100

4画状态图、时序图状态图

5电路功能时序图有效循环的6个状态分别是0～5这6个十进制数字的格雷码，并且在时钟脉冲CP的作用下，这6个状态是按递增规律变化的，即：000→001→011→111→110→100→000→…所以这是一个用格雷码表示的六进制同步加法计数器。当对第6个脉冲计数时，计数器又重新从000开始计数，并产生输出Y＝1。

例输出方程：输出与输入有关，为米利型时序电路。同步时序电路，时钟方程省去。驱动方程：1写方程式

2求状态方程T触发器的特性方程：将各触发器的驱动方程代入，即得电路的状态方程：

3计算、列状态表

45电路功能由状态图可以看出，当输入X＝0时，在时钟脉冲CP的作用下，电路的4个状态按递增规律循环变化，即：00→01→10→11→00→…当X＝1时，在时钟脉冲CP的作用下，电路的4个状态按递减规律循环变化，即：00→11→10→01→00→…可见，该电路既具有递增计数功能，又具有递减计数功能，是一个2位二进制同步可逆计数器。画状态图时序图

例电路没有单独的输出，为穆尔型时序电路。异步时序电路，时钟方程：驱动方程：1写方程式异步时序逻辑电路的分析方法

2求状态方程D触发器的特性方程：将各触发器的驱动方程代入，即得电路的状态方程：

3计算、列状态表

45电路功能由状态图可以看出，在时钟脉冲CP的作用下，电路的8个状态按递减规律循环变化，即：000→111→110→101→100→011→010→001→000→…电路具有递减计数功能，是一个3位二进制异步减法计数器。画状态图、时序图

设计要求原始状态图最简状态图画电路图检查电路能否自启动1246时序逻辑电路的设计方法时序电路的设计步骤：选触发器，求时钟、输出、状态、驱动方程5状态分配3化简(可选)

例1建立原始状态图设计一个按自然态序变化的7进制同步加法计数器，计数规那么为逢七进益，产生一个进位输出。状态化简2状态分配3已经最简。已是二进制状态。

4选触发器，求时钟、输出、状态、驱动方程因需用3位二进制代码，选用3个CP下降沿触发的JK触发器，分别用FF0、FF1、FF2表示。由于要求采用同步方案，故时钟方程为：输出方程：

状态方程不化简，以便使之与JK触发器的特性方程的形式一致。

比较，得驱动方程：电路图5

检查电路能否自启动6将无效状态111代入状态方程计算：可见111的次态为有效状态000，电路能够自启动。

例设计一个异步时序电路，要求如右图所示状态图。4选触发器，求时钟、输出