eda技术试题及答案.docxVIP

eda技术试题及答案

一、单项选择题（每题2分，共20分）

1.以下不属于EDA技术设计输入方式的是（）

A.原理图输入

B.HDL文本输入

C.波形图输入

D.手动布线输入

2.在VHDL中，信号定义的关键字是（）

A.variable

B.signal

C.constant

D.process

3.综合是EDA设计流程的关键步骤，以下关于综合的说法错误的是（）

A.综合就是把抽象设计层次中的一种表示转化成另一种表示的过程

B.综合可理解为，将软件描述与给定的硬件结构用一定的电路网表表示的过程

C.综合不需要考虑设计目标芯片的硬件结构

D.综合可以生成一个与设计输入等价的网表文件

4.FPGA的中文含义是（）

A.复杂可编程逻辑器件

B.现场可编程门阵列

C.可编程阵列逻辑

D.通用阵列逻辑

5.在VHDL中，要使一个进程对多个信号敏感，应使用（）

A.wait语句

B.敏感信号表

C.loop语句

D.if语句

6.下面哪个是EDA工具中常用的仿真软件（）

A.QuartusII

B.ISE

C.ModelSim

D.Keil

7.以下关于有限状态机（FSM）的描述，错误的是（）

A.有限状态机可以分为摩尔型和米里型

B.摩尔型有限状态机的输出只与当前状态有关

C.米里型有限状态机的输出只与输入有关

D.有限状态机是一种重要的时序逻辑电路

8.在VHDL中，用于实现循环结构的语句是（）

A.if语句

B.case语句

C.loop语句

D.wait语句

9.对于一个4位二进制计数器，其最大计数值是（）

A.15

B.16

C.31

D.32

10.EDA技术的发展历程不包括以下哪个阶段（）

A.CAD阶段

B.CAE阶段

C.CPLD阶段

D.EDA阶段

二、多项选择题（每题3分，共15分）

1.常见的可编程逻辑器件有（）

A.PAL

B.GAL

C.CPLD

D.FPGA

2.以下属于VHDL数据对象的有（）

A.变量

B.信号

C.常量

D.实体

3.EDA设计流程主要包括（）

A.设计输入

B.综合

C.仿真

D.编程下载

4.在VHDL中，并行语句有（）

A.进程语句

B.信号赋值语句

C.元件例化语句

D.条件信号赋值语句

5.关于FPGA和CPLD的区别，正确的是（）

A.FPGA是基于查找表结构，CPLD是基于乘积项结构

B.FPGA适合实现复杂的组合逻辑，CPLD适合实现简单的组合逻辑

C.FPGA的可配置性更强，CPLD的速度更快

D.FPGA的功耗一般比CPLD大

三、判断题（每题2分，共10分）

1.EDA技术就是指利用计算机辅助设计软件进行电子系统设计的技术。（）

2.在VHDL中，变量和信号的赋值符号都是“=”。（）

3.综合后的网表文件可以直接下载到可编程逻辑器件中。（）

4.有限状态机的状态编码方式不会影响电路的性能。（）

5.仿真可以分为功能仿真和时序仿真，功能仿真不考虑信号的延迟。（）

四、简答题（每题10分，共30分）

1.简述EDA技术的主要特点。

2.说明VHDL中进程语句的特点和使用方法。

3.简述FPGA开发的一般流程。

五、设计题（共25分）

使用VHDL语言设计一个8位异步清零、同步置数的加法计数器，要求：

1.当清零信号rst为高电平时，计数器立即清零；

2.当置数信号load为高电平且时钟信号clk上升沿到来时，计数器将输入数据d置入；

3.计数器在时钟信号clk的上升沿进行计数。

请给出完整的VHDL代码，并添加必要的注释。

答案

一、单项选择题

1.D

手动布线输入不属于EDA技术常见的设计输入方式，原理图输入、HDL文本输入、波形图输入都是常见的输入方式。

2.B

在VHDL中，signal用于定义信号，variable用于定义变量，constant用于定义常量，process是进程语句。

3.C

综合需要考虑设计目标芯片的硬件结构，以生成适合该硬件结构的网表文件。

4.B

FPGA是现场可编程门阵列的英文缩写，复杂可编程逻辑器件是CPLD，可编程阵列逻辑是PAL，通用阵列逻辑是GAL。

5.B

在VHDL中，要使一个进程对多个信号敏感，应在进程的敏感信号表中列出这些信号。

6.C

ModelSim