基于180nm工艺比较器的版图设计.docVIP

下载本文档

0
0
约1.61万字
约 22页
2025-08-31 发布于天津
举报
版权申诉

基于180nm工艺比较器的版图设计.doc

1、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。。
2、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
3、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

PAGE

PAGE2

PAGE

PAGE4

摘要

集成电路是关系到国家信息技术发展的重要产业。如今，集成电路作为信息技术产业的“心脏”，许多行业都离不开集成电路的支持。比较器作为一种基础的电子元件，具有广泛的应用前景和研究意义，本文采用Cadence版图设计平台以及TSMC0.18μmCMOS工艺为基础,设计仿真了一种单限电压比较器电路及其版图。该比较器由PMOS管、NMOS管、金属电容、电阻等电子器件组成，而且对其中电流镜、差分放大器、电阻采用了ABAB或ABBA等匹配并在其两边加dummy，尽可能使得每个匹配的器件所处的环境一致，并且给输出管做了ESD防护。最后