武大电气(大二下)数电实验报告(90分精品).docxVIP

PAGE/NUMPAGES

数电实验报告

电气工程学院

姓名：XXX

学号：2014302540XXX

日期：2016.6.18

目录

TOC\o1-3\h\z\u实验一组合逻辑电路分析 1

一、实验用集成电路引脚图 1

二、实验内容 1

实验二组合逻辑电路（一）半加器和全加器 4

一、实验目的 4

二．预习内容 4

三、参考元件 4

四、实验内容 5

实验三组合逻辑实验（二）数据选择器和译码器的应用 8

一、实验目的 8

二、预习内容 8

三、参考元件 8

四、实验内容 8

实验四触发器和计数器 12

一、实验目的 12

二、预习内容 12

三、参考元件 12

四、实验内容 13

实验五555集成定时器 16

一、实验目的 16

二、预习内容 16

三、参考元件 16

四、实验内容： 17

实验六数字秒表 20

一、实验目的 20

二、预习内容 20

三、参考元件 20

四、设计内容及要求 20

五、原理框图 21

六、实验报告要求 21

实验一组合逻辑电路分析

一、实验用集成电路引脚图

74LS00集成电路

74LS00四二输入与非门

74LS20集成电路

74LS20双四输入与非门

二、实验内容

实验1

（PS.由于multisim版本不同，符号与实验报告上不安全一致）

自拟表格并记录：

ABCD

X

ABCD

X

0000

0

1000

0

0001

0

1001

0

0010

0

1010

0

0011

1

1011

1

0100

0

1100

1

0101

0

1101

1

0110

0

1110

1

0111

1

1111

1

实验2

密码锁开锁的条件是：拨对密码，要是插入锁眼将电源接通，当两个条件同时满足时，开锁信号为“1”，将锁打开。否则，报警信号为“1”，则接通警铃。试分析密码锁的密码ABCD是什么？

ABCD接逻辑电平开关。

最简表达式为：X1=AB’C’D密码为：1001

实验二组合逻辑电路（一）半加器和全加器

一、实验目的

1、熟悉用门电路设计组合电路的原理和方法步骤

二．预习内容

1、复习用门电路设计组合逻辑电路的原理和方法步骤。

2、复习二进制数的运算。

①用“与非门”设计半加器的逻辑图。

②完成用“异或门”、“与或非”门、“与非”门设计全加器的逻辑图。

③完成用“异或”门设计的3变量判奇电路的原理图。

三、参考元件

74LS28374LS00

74LS5174LS136

四、实验内容

1、用与非门组成半加器，用异或门、与或非门、与非门组成全加器（电路自拟）

半加器电路图

全加器电路图

半加器表格如下:

AB

SC0

00

01

10

11

00

10

10

01

全加器表格如下：

被加数Ai

0

1

0

1

0

1

0

1

加数Bi

0

0

1

1

0

0

1

1

前级进位Ci-1

0

0

0

0

1

1

1

1

和Si

0

1

1

0

1

0

0

1

新进位Ci

0

0

0

1

0

1

1

1

2、用异或门设计3变量判奇电路，要求变量中1的个数为奇数是，输出为1，否则为0。

3位判奇电路图

实验结果如下表：

输入A

0

0

0

0

1

1

1

1

输入B

0

0

1

1

0

0

1

1

输入C

0

1

0

1

0

1

0

1

输出L

0

1

1

0

1

0

0

1

3、“74LS283”全加器逻辑功能测试

结果填入下表：

被加数A4A3A2A1

0111

1001

加数B4B3B2B1

0001

0111

前级进位C0

0或1

0或1

和S4S3S2S1

1000或1001

0000或0001

新进位C4

0或0

1或1

实验三组合逻辑实验（二）数据选择器和译码器的应用

一、实验目的

熟悉数据选择器和数据分配器的逻辑功能和掌握其使用方法

二、预习内容

1、了解所用元器件的逻辑功能和管教阵列

2、复习有关数据选择器和译码器的内容

3、用八选一数据选择器产生逻辑函数

三、参