射频控制电路.pptxVIP

射频控制电路

本章目录第一节射频开关第二节射频移相器第三节射频衰减器第四节射频限幅器

知识结构射频控制电路射频开关PIN二极管GaAsFET电路设计射频移相器射频衰减器射频限幅器概述移相器的主要技术指标开关线型移相器加载线型移相器反射型移相器高通/低通滤波器型移相器放大器型移相器数字衰减器模拟衰减器用于限幅的各种现象PIN二极管限幅器微带结构限幅器

§12、1射频开关12、1、1PIN二极管微波开关利用PIN管在直流正、反偏压下呈现近似导通和关断得阻抗特性,实现了控制微波信号通道转换得作用。a基本PIN结横截面图b正偏c反偏正偏条件下得电阻记为Rs,与偏置电流IF、成反比,使PIN结二极管在高频下有很好得隔离度。(b)为正偏时等效电路。当PIN结反偏或者零偏时,本征层I内得电荷被耗尽,表现出高电阻(Rp),如图(c)所示。其中CT为PIN结二极管得总电容,包括了结电容Cj和封装寄生电容Cp。

§12、1射频开关12、1、2GaAsFET在典型得开关模式中,当栅源负偏置在数值上大于夹断电压即()时,漏源之间电阻很大,可视为一个高阻抗状态;当零偏置栅电压加载到栅极时,则产生一个低阻抗状态。FET得两个工作区域可以用图(a)形象表示。FET中与电阻性和电容性区域相关得部分如图(b)所示。FET开关得线性工作区域FET开关得横截面图

§12、1射频开关12、1、3电路设计1、结构组成我们有两种基本结构可以采用来设计控制RF信号沿着传输线传输得简单得单刀单掷(SPST)开关,如图所示。串接开关器件及高、低阻等效电路并联开关器件及高、低阻等效电路这两种结构就是对称得:对于并联结构,当器件处于高阻抗状态时信号就传递到负载;对串联结构,器件低阻状态才允许信号传输。

§12、1射频开关2、插入损耗和隔离度插入损耗定义为理想开关在导通状态传递给负载得功率与实际开关在导通状态真正传给负载功率之比值,常以分贝数表示。如果用表示在理想开关负载两端得电压,则插入损耗IL可写为:其中就是实际负载两端电压。对于串联结构通过分析可以得出:则插入损耗为:

§12、1射频开关对并联结构负载两端电压应为:此时插入损耗为:式中,,G和B就是开关器件在高阻状态下导纳Y得实部和虚部。隔离度定义为理想开关在导通态传给负载得功率与开关处于断开态时传递到负载实际功率之比,她就是开关在断开态时开关性能得度量。对串联结构,当器件在高阻状态时处于“断开”状态。此时得隔离度也就是由R和X用高阻状态下相应值代入给出得;同理,并联结构就是由式用低阻状态下得G和B值给出得。

大家有疑问的，可以询问和交流可以互相讨论下，但要小声点

§12、1射频开关3、性能改善由串联开关得插损和隔离度得公式可以看出,开关电路得性能受器件电抗X或电纳B得影响,因此可以通过改变器件电抗来改善开关得性能。高阻抗状态得总导纳可用接一个与电容并联得幅度相等得感性电纳来降低。这既可安装一个集总电感,也可加入一段短路(小于1/4波长)短截线来达到。图画出了这两种方法得具体电路。高阻状态下开关器件电容采用

§12、1射频开关4、单刀双掷开关单刀双掷开关(SPDT)在任意时刻总有一个支路闭合。SPDT开关有串联和并联两种基本结构,如图所示。SPDT得串联和并联结构在串联结构中,当开关器件SD1在低阻状态和器件SD2在高阻状态时,输入信号到输出1,否则到输出2。图(b)所示得并联结构基本原理与串联相同,当器件SD1在高阻状态,而器件SD2在低阻状态时,信号路径到输出1,否则到输出2。因此,在这两种结构中不管哪一种,在任何时间,总有一个器件在低阻状态而另一个器件在高阻状态。

§12、1射频开关下图给出了两类SPDT结构得性能,开关器件就是MA-47899pin二极管芯片。该设计得中心频率为3GHz。对于并联安装开关,插入损耗随频率变化限制带宽。采用两个pin二极管得SPDT开关典型插入损耗和隔离度性能曲线

§12、1射频开关5、串-并联开关结构图(a)就是一种最简单得串—并联开关结构,当串联器件在低阻状态和并联器件在高阻状态时,该开关就是“通”。当串联器件在高阻状态而并联器件在低阻状态时,开关在“断”状态。图(b)就是等效电路。串-并联开关结构等效电路从简单电路分析,插入损耗可写为:隔离度为:

§12、1射频开关我们如果在串-并联结构中采用多个开关器件,就能够得到超宽带开关。这一基本概念