FPGA应用与开发实践教程 课件 附A5 Verilog HDL语言描述形式-条件语句和循环语句.pptx

FPGA应用与开发实践教程 课件 附A5 Verilog HDL语言描述形式-条件语句和循环语句.pptx

  1. 1、本文档内容版权归属内容提供方,所产生的收益全部归内容提供方所有。如果您对本文有版权争议,可选择认领,认领后既往收益都归您。。
  2. 2、本文档由用户上传,本站不保证质量和数量令人满意,可能有诸多瑕疵,付费之前,请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形,可联系本站下载客服投诉处理。
  3. 3、文档侵权举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多

VerilogHDL基本语法运算符及表达式过程语句(initial、always)块语句(begin-end、fork-join)赋值语句条件语句循环语句task和function说明语句主要内容VerilogHDL语言描述形式--条件语句和循环语句

2if语句的结构大致可归纳成以下三种1、if_else语句//只有一个if的形式if(表达式)语句;例如:if(ab)out=1;//if…else嵌套形式if(表达式1)语句1;elseif(表达式2)语句2;elseif(

您可能关注的文档

文档评论(0)

xiaobao + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档