片机结构和系统扩展.pptxVIP

电气工程学院第2章单片机的结构与系统扩展

硬件微型机系统外围设备过程控制I/O通道A/D,D/A转换器开关量等外部设备键盘、鼠标等输入设备显示器、打印机等输出设备软驱、硬盘及磁带等外存储器主机输入输出(I/O)接口电路微处理器(CPU)运算器(算术逻辑运算单元ALU)控制器(控制单元CU)寄存器阵列(RA)内存储器RAM,ROM,EPROMEEPROM等系统软件软件用户（应用）软件基本组成部件

核心部件基本解释电气工程学院1、运算器运算器由算术逻辑单元（ArithmetricLogicalUnit）和寄存器组成。数学运算：加、减、乘、除等逻辑运算：与、或、非等2、控制器控制器由程序计数器、指令译码器、时序产生器和操作控制器等组成。控制器的主要功能有：a从存储器中取出一条指令，并指出下一条指令在存储器中的位置b对以二进制格式存储的指令代码翻译，根据指令的内容来产生相应操作信号。c指挥并控制CPU、存储器和输入/输出设备之间的数据流动3、存储器存储CPU运行的指令代码（不可变），以及数据变量（可变）

性能指标电气工程学院衡量计算机性能的主要指标运算字长：8位、16位、32位、64位存储量：64K、128K、256K、512K、1M指令执行速度外部设备配置电磁兼容性和性价比

单片机系统总线结构1电气工程学院数据传递方式主要有两种方式：并行数据传递和串行数据传递串行数据传递的特点：硬件结构简单，数据传递速度慢并行数据传递的特点：硬件结构相对复杂，数据传递速度快

单片机系统总线结构2电气工程学院

单片机系统总线结构3电气工程学院完整的CPU体系结构：数据总线（DB）、地址总线（AB）、控制总线（CB）

51系列单片机CPU结构电气工程学院运算器：算术逻辑单元ALU控制器：定时控制逻辑、指令寄存器IR、指令译码器ID时序部件(时钟、脉冲分配器)、微操作控制部件专用寄存器组：程序计数器(PC)、累加器(A)、通用寄存器(B)、程序状态字(PSW)、堆栈指针(SP)、数据指针(DPTR)010302

51系列单片机分类电气工程学院ROM型无ROM型EPROM型片内ROM片内RAM16位定时器制造工艺8051803187514KB128B2HMOS8051AH8031AH8751H4KB128B2HMOS8052AH8032AH8752BH4KB256B2HMOS80C51BH80C31BH87C514KB128B2CHMOS

51系列单片机CPU结构

专用寄存器组

51系列单片机CPU结构

程序计数器PC1程序计数器PC(programcounter)是一个二进制16位的程序地址寄存器，专门用来存放下一条需要执行指令的地址（通常处于程序存储器中），能自动加1。工作过程：CPU执行指令时，先是根据程序计数器PC中的地址从存储器中取出当前需要执行的指令码，并把它送给控制器分析执行，随后程序计数器PC中的地址自动加1，以便为CPU取下一个需要执行的指令码作准备。正常情况下程序会按指令代码在存储器的存放顺序执行，当程序代码修改ＰＣ指针中的内容，程序会发生跳转。（跳转指令和条件判断指令等）

51系列单片机CPU结构

程序计数器PC28051的程序计数器PC由16位寄存器构成，故它的编码范围为0000H~FFFFH，共64K。也就是说，8051对程序存储器的寻址范围为64KB。上电复位后PC的值为0000H，所以程序的第一条被执行的指令在程序存储器的存放位置为0000H。一般情况下在0000H开始的存储器位置上存放一条跳转指令，指向程序的首行代码，首行代码要放在0030H之后，因为从0003H~0030H之间的存储器空间被中断向量占用。

51系列单片机CPU结构

累加器ACC1累加器是一个具有特殊用途的二进制8位寄存器，专门用来存放操作数或运算结果。在CPU执行某种运算前，两个操作数中的一个通常应放在累加器A中，运算完成后累加器A中便可得到运算结果。2MOVA,#03H;3ADDA,#05H;

51系列单片机CPU结构

通用寄存器B1通用寄存器B是专门为乘法和除法设置的寄存器，也是一个二进制8位寄存器，由8个触发器组成。该寄存器在乘法或除法前，用来存放乘数或除数，在乘法或除法完成后用于存放乘积的高8位或除法的余数。2MOVA,#05H;3MOVB,#03H;4MULAB;

CyACF0RS1RS0OV-P程序状态字PSW是一个8位标志寄存器，用来存放指令执行后的有关状态。PSW是在指令执行过程中自动形成的，但也可以根据需要采用传送指令的方式加以改变。进位标志位Cy辅助进位位