计算机系统结构考试计算题.docxVIP

计算机系统结构考试计算题

1.已知某计算机系统的主存采用半导体存储器，地址码为24位，若使用4M×4位的DRAM芯片组成8MB主存，并采用内存条的形式，问：

每个内存条的容量是多少？

主存共需要多少个DRAM芯片？

主存需要多少个内存条？

答案分析：地址码24位，主存容量为(2^{24})B=16MB。一个4M×4位芯片，若组成内存条，通常将位扩展为8位，所以每个内存条容量为4MB。8MB主存需要(8MBdiv4MB=2)个内存条。每个内存条需(4Mtimes8div(4Mtimes4)=2)个芯片，所以主存共需(2times2=4)个DRAM芯片。

2.某计算机系统的Cache主存存储层次中，Cache的容量为16KB，采用4路组相联映射方式，块大小为128B。主存容量为1MB，问：

Cache共有多少个组？

主存地址中，标记位、组号、块内地址各多少位？

答案分析：Cache容量16KB，块大小128B，则Cache共有(16KBdiv128B=128)块。4路组相联，所以Cache组数为(128div4=32)组。主存容量1MB，地址20位；块大小128B，块内地址7位；Cache有32组，组号5位；则标记位为(2075=8)位。

3.某计算机指令系统采用定长指令字格式，指令字长16位，每个操作数的地址码长6位，指令分为无操作数、单操作数和双操作数三类。若双操作数指令有15条，单操作数指令有63条，问无操作数指令最多有多少条？

答案分析：双操作数指令操作码位数为(166times2=4)位，可表示(2^{4}=16)条指令，用了15条，剩1种编码扩展。单操作数指令操作码位数为(166=10)位，在双操作数指令剩余1种编码基础上扩展，可表示(2^{6}=64)条，用了63条，剩1种编码再扩展。无操作数指令操作码16位，在单操作数指令剩余1种编码基础上扩展，可表示(2^{6}=64)条。

4.设某流水线由5段组成，各段执行时间分别为60ns、80ns、50ns、70ns、50ns，流水线的时钟周期应取多少？若连续输入10条指令，流水线的加速比是多少？

答案分析：流水线时钟周期应取各段执行时间的最大值，即80ns。顺序执行10条指令时间(T_1=(60+80+50+70+50)times10=3100ns)。流水线执行10条指令时间(T_2=(5+101)times80=1120ns)。加速比(S=T_1/T_2=3100/1120approx2.77)。

5.已知某计算机的主存地址空间大小为256MB，按字节编址。其Cache数据区容量为8KB，采用4路组相联映射方式，块大小为32B。问：

Cache共有多少个组？

主存地址字段如何划分，各字段位数是多少？

答案分析：Cache容量8KB，块大小32B，则Cache共有(8KBdiv32B=256)块。4路组相联，Cache组数为(256div4=64)组。主存容量256MB，地址28位；块大小32B，块内地址5位；Cache有64组，组号6位；标记位为(2856=17)位。

6.某计算机系统中，CPU主频为500MHz，CPI为5。现有一个程序需要执行(2times10^{6})条指令，问该程序的执行时间是多少？

答案分析：CPU主频为500MHz，则时钟周期(T=1div500MHz=2ns)。CPI为5，执行(2times10^{6})条指令，总时钟周期数为(2times10^{6}times5=10^{7})个。执行时间(t=10^{7}times2ns=20ms)。

7.某指令系统采用扩展操作码技术，指令字长16位，地址码长4位。有三地址指令15条，二地址指令15条，一地址指令15条，问零地址指令最多有多少条？

答案分析：三地址指令操作码位数为(164times3=4)位，可表示(2^{4}=16)条，用了15条，剩1种编码扩展。二地址指令操作码位数为(164times2=8)位，在三地址指令剩余1种编码基础上扩展，可表示(2^{4}=16)条，用了15条，剩1种编码再扩展。一地址指令操作码位数为(