2025年FPGA工程师面试题(附答案).docxVIP

2025年FPGA工程师面试题(附答案)

1.请简述FPGA内部主要功能模块的作用，包括CLB、BRAM、DSP、IOB，并说明它们在典型数字系统设计中的协同方式。

CLB（可配置逻辑块）是FPGA的核心逻辑单元，由查找表（LUT，通常为4-6输入）、触发器（FF）和进位链组成，负责实现组合逻辑和时序逻辑。BRAM（块RAM）是片上大容量存储单元，用于缓存数据（如FIFO、图像帧缓冲），支持双端口同步读写，典型容量为18Kb或36Kb。DSP（数字信号处理单元）集成乘法器、加法器和寄存器，专门优化乘加（MAC）运算，适用于FFT、卷积等算法加速。IOB（输入输出块）负责芯片与外部信号的交互，支持多种电平标准（如LVDS、LVCMOS）、驱动能力配置及阻抗匹配，部分高端IOB集成SERDES（串行解串器）实现高速串行通信。

协同方式示例：在图像处理系统中，CLB实现图像预处理逻辑（如边缘检测），处理后的数据暂存至BRAM；DSP单元执行图像特征提取的卷积运算；最终结果通过IOB的LVDS接口输出至显示设备。各模块通过内部互连线（Interconnect）和高速总线（如AXI）完成数据传递。

2.Verilog中阻塞赋值（=）与非阻塞赋值（=）的主要区别是什么？在时序逻辑和组合逻辑设计中应如何选择？

阻塞赋值（=）遵循“顺序执行”规则，赋值操作在当前时间步立即完成，