原创力文档- 1、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。。
- 2、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
- 3、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。
查看更多
;;一、打开QuartusPrime;二、建立工程
1、打开quartus18.1的新建工程向导;3、选择工程路径,输入工程名，点击下一步;4、点击下一步;6、选择芯片（EP4CE6E22C8）,属于CycloneIVE系列，封装QFP，引脚数量144;7、选择仿真工具ModelSim-Altera，和工程的HDL语言VerilogHDL;8、点击Finish完成;9、现在工程里没有任何文件如下;10、点击file的new，在弹出的对话框，选择verilogHDL;11、创建的文件如图所示;12、将新建的工程文件另存为and2_1.v并保存在and2_1文件夹下面;13、编
文档评论（0）