第5章 时序逻辑电路.pptVIP

图5.42CC74HC90逻辑电路图第61页，共96页，星期日，2025年，2月5日表5.14CC74HC90逻辑功能第62页，共96页，星期日，2025年，2月5日第63页，共96页，星期日，2025年，2月5日3、用两片CC74HC90集成芯片级联构成多位任意进制计数器。第64页，共96页，星期日，2025年，2月5日5.5寄存器具有暂时存储二进制数据功能的电路称为“寄存器”。按其功能特点可分成数据寄存器和移位寄存器两大类。数据寄存器的功能是接收，存储和输出数据，主要由触发器的控制门组成。N个触发器可以储存n位二进制数据。数据寄存器又称为数据缓冲存储器或数据锁存器，按其接收数的方式又划要为双拍式和单拍式两种。移位寄存器除了接收、存储、输出数据外，还能将寄存数据按一定方向进行移动，按其移动方向又划分为单向移位和双向移位两种。第65页，共96页，星期日，2025年，2月5日第66页，共96页，星期日，2025年，2月5日图5.46四边沿四D触发器CC40175电路图D0～D3—并行输入数据端；CP—时钟脉冲输入端；CR—异步清零端;Q0～Q3——并行输出数据端第67页，共96页，星期日，2025年，2月5日表5.16CC40175的状态表第68页，共96页，星期日，2025年，2月5日例5.3试设计一个同步六进制加法计数器第29页，共96页，星期日，2025年，2月5日第30页，共96页，星期日，2025年，2月5日第31页，共96页，星期日，2025年，2月5日第32页，共96页，星期日，2025年，2月5日5.3同步计数器按照CP脉冲的输入方式可分为同步计数器和异步计数器。按照计数规律可分为加法计数器，减法计数器和可逆计数器。按计数容量N又可划分为二进制计数器和非二进制计数器，n代表计数器中有触发器的数，N代表计数过程中所经历的有效状态总数，又称为“计数长度”。第33页，共96页，星期日，2025年，2月5日5.3.1同步二进制计数器同步二进制计数器通常由JK触发器、D触发器和门电路组成，n位计数器就是由n个JK触发器实现，其连接规律如表5.6所列。各个触发器在输入CP脉冲的同一时刻触发，计数速度快，不会出现因触发器翻转时刻不一致而产生的干扰信号。第34页，共96页，星期日，2025年，2月5日例5.5试分析图5.16所示电路的逻辑功能。第35页，共96页，星期日，2025年，2月5日第36页，共96页，星期日，2025年，2月5日表5.7例5.5的状态转换表第37页，共96页，星期日，2025年，2月5日图5.24例5.5的状态转换图图5.25例5.5的时序波形图第38页，共96页，星期日，2025年，2月5日例5.7分析图5.29所示同步非二进制计数器的逻辑功能。图5.29例5.7同步非二进制计数电路第39页，共96页，星期日，2025年，2月5日（4）结论：从图5.30中可以看出，计数器输出Q2Q1Q0共有000~111八种状态，随着被计数时钟脉冲的增加，输出Q2Q1Q0会进行五个有效循环状态，其余的101、110和111三个状态称为无效状态。此电路不论从哪一个状态开始工作，在CP脉冲作用下触发器的输出部分进入有效循环圈内，称此电路能自启动，故此电路称为具有自启动功能的同步五进制的加法计数器。第40页，共96页，星期日，2025年，2月5日表5.9例5.7的状态转换表第41页，共96页，星期日，2025年，2月5日第42页，共96页，星期日，2025年，2月5日例：5.8试分析图5.32所示集成芯片CC4017电路的逻辑功能。图5.32同步十进制加法计数器CC4017的逻辑电路图第43页，共96页，星期日，2025年，2月5日解：（1）时钟方程，驱动方程，状态方程分别为：CP0=CP1=CP2=CP3=CP第44页，共96页，星期日，2025年，2月5日第45页，共96页，星期日，2025年，2月5日表5.10例5.8状态转换表第46页，共96页，星期日，2025年，2月5日5.3.3集成同步计数器集成计数器是厂家生产的通用芯片，其函数关系已经固定，状态分配编码不能改变，所以，在用集