集成逻辑门及其基本应用.pptVIP

第1页，共40页，星期日，2025年，2月5日一、TTL门电路的主要参数及使用规划1.TTL与非门电路的主要参数?静态功耗PD指与非门空载时电源总电流ICC与电源电压VCC的乘积，即PD=ICCVCC (2-3-1)式中，ICC为与非门的所有输入端悬空、输出端空载时，电源提供的电流。一般ICC≤10mA，PD≤50mW。第2页，共40页，星期日，2025年，2月5日输出高电平VOH指与非门有一个以上的输入端接地时的输出电平值。一般VOH≥3.5V，称为逻辑“1”。?输出低电平VOL指与非门全部输入端为高电平时的输出电平值。一般VOL≤0.4V，称为逻辑“0”。?扇出系数NO为与非门在输出为低电平VOL时，能够驱动同类门的最大数目。测试时，NO可由下式计算：NO=IOL/IIS (2-3-2)式中，IIS为输入短路电流，是指一个输入端接地、其余输入端悬空、输出端空载时，从接地输入端流出的电流。一般IIS≤1.6mA；IOL为输出端为低电平时允许灌入的最大电流，一般IOL≤16mA。第3页，共40页，星期日，2025年，2月5日平均传输延迟时间tpd是表征器件开关速度的参数。当与非门的输入为一方波时，其输出波形的上升沿和下降沿均有一定的延迟时间，设上升沿延迟时间为tPLH，下降沿延迟时间为tPHL，则平均传输延迟时间tpd可用式(2-3-3)表示。tpd的数值很小，一般为几纳秒至几十纳秒。tpd=(tPLH+tPHL)/2 (2-3-3)直流噪声容限VNH和VNL指输入端所允许的输入电压变化的极限范围。输入端为高电平状态时的噪声容限VNH=VOHmin–VIHmin (2-3-4)输入端为低电平状态时的噪声容限VNL=VILmax–VOLmax (2-3-5)通常VOHmin=2.4V，VIHmin=2.0V，VILmax=0.8V，VOmax=0.4V，所以VNH和VNL一般约为400mV。第4页，共40页，星期日，2025年，2月5日2.TTL器件的使用规则

电源电压+VCC只允许在+5V±10%范围内，超过该范围可能会损坏器件或使逻辑功能混乱。电源滤波TTL器件的高速切换，会产生电流跳变，其幅度约4mA~5mA。该电流在公共走线上的压降会引起噪声干扰，因此，要尽量缩短地线以减小干扰。可在电源端并接1个100?F的电容作为低频滤波及1个0.01?F~0.1?F的电容作为高频滤波。输出端的连接不允许输出端直接接+5V或接地。对于100pF以上的容性负载，应串接几百欧姆的限流电阻，否则会导致器件损坏。除集电极开路(OC)门和三态(TS)门外，其它门电路的输出端不允许并联使用，否则，会引起逻辑混乱或损坏器件。第5页，共40页，星期日，2025年，2月5日输入端的连接输入端可以串入1只1k?~10k?电阻与电源连接或直接接电源电压+VCC来获得高电平输入。直接接地为低电平输入。或门、或非门等TTL电路的多余的输入端不能悬空，只能接地，与门、与非门等TTL电路的多余输入端可以悬空(相当于接高电平)，但因悬空时对地呈现的阻抗很高，容易受到外界干扰，所以可将它们直接接电源电压+VCC或与其它输入端并联使用，以增加电路的可靠性，但与其它输入端并联时，从信号获取的电流将增加。第6页，共40页，星期日，2025年，2月5日二、CMOS门电路的主要参数及使用规则1.CMOS与非门电路的主要参数?电源电压+VDDCMOS门电路的电源电压+VDD的范围较宽，一般在+5V~+15V范围内均可正常工作，并允许波动±10%。?静态功耗PDCMOS的PD与工作电源电压+VDD的高低有关，但与TTL器件相比，PD的大小则显得微不足道(约在微瓦量级)。?输出高电平VOHVOH≥VDD–0.5V为逻辑“1”。第7页，共40页，星期日，2025年，2月5日输出低电平VOLVOL≤VSS+0.5V为逻辑“0”(VSS=0V)。扇出系数NOCMOS电路具有极高的输入阻抗，极小的输入短路电流IIS，一般IIS≤0.1?A。输出端灌入电流IOL比TTL电路的小很多，在+5V电源电压下，一般IOL≤500?A。但是，如果以这个电流来驱动同