第三届RISC-V等架构芯片开发与系统应用赛项广东选拔赛技术方案.docVIP

附件2

2025年第三届全国工业和信息化技术技能大赛

RISC-V等架构芯片开发与系统应用赛项

广东省选拔赛技术方案

广东省

RISC-V等架构芯片开发与系统应用职业技能竞赛组委会

2025年10月

目录TOC\o1-3\h\u

一、技术描述 1

（一）项目概要 1

二、大赛内容、形式和成绩计算 1

（一）竞赛内容 1

（二）竞赛形式 1

（三）成绩计算 1

三、试题与评判标准 1

（一）理论知识竞赛 1

（二）实际操作竞赛 2

四、评分流程及考核细则 4

（一）结果评分 4

（二）违规扣分 4

五、竞赛场地、设施设备安排 5

（一）赛场规格要求 5

（二）场地布局图 5

（三）基础设施清单 6

六、工具材料安排及清单 7

七、安全健康和防疫要求 7

PAGE

PAGE1

一、技术描述

（一）项目概要

本赛项围绕半导体分立器件和集成电路装调工工种的工作任务要求和企业生产现实需求，全面考察在国产芯片设计与测试关键技术，包括国产EDA工具、RISC-V开源指令集、芯片封装工艺等方面的专业核心能力和职业综合能力。通过芯片开发和系统应用，普及芯片开发知识，培养参赛者的创新意识与团队合作精神，提高参赛者的实践技能，展示参赛者的技术实力和创新能力。

二、大赛内容、形式和成绩计算

（一）竞赛内容

本次竞赛内容包含理论知识和实际操作两部分。

（二）竞赛形式

本赛项分为职工组和学生组两个竞赛组别，各组别均为双人组队参赛，不得跨单位组队。

（三）成绩计算

理论知识竞赛满分为100分，按20%的比例折算计入竞赛总成绩。赛题均为客观题，采用计算机考试方式实现。

实际操作竞赛满分为100分，按80%的比例折算计入竞赛总成绩。

折算后的理论知识竞赛成绩与实际操作竞赛成绩相加得出参赛选手竞赛总成绩，满分为100分。

三、试题与评判标准

（一）理论知识竞赛

1、主要内容包括：

半导体集成电路基础知识、数字集成电路设计技术、RISC-V架构核心技术与应用设计三个模块。

（1）半导体集成电路基础知识命题点分布

半导体材料、二极管、双极性晶体管、门电路、基本运算电路、逻辑仿真与时序分析、故障分析与测试、CMOS反向器、CMOS典型组合逻辑电路、CMOS典型时序逻辑电路、可编程逻辑器件。

（2）数字集成电路设计技术命题点分布

集成电路设计工具、模块化设计与验证、逻辑综合与验证、静态时序分析、版图设计、Verilog基础语法、寄存器传输级设计、组合电路设计、时序电路描述、验证与测试。

（3）RISC-V架构核心技术与应用设计命题点分布

RISC-V基本指令格式、RISC-V基础指令集知识、基于RISC-V指令集的处理器设计、RISC-V虚拟内存管理、RISC-V内存一致性、RISC-V缓存优化、RISC-V硬件加速、RISC-V工具链。

2、赛题类型

赛题分为三种类型：单项选择题、多项选择题和判断题。

3、竞赛时间

理论竞赛时间为1小时。

4、命题方式

由大赛组委会组织专家组统一命题。

5、考试方式

采用计算机考试。

（二）实际操作竞赛

实操竞赛任务一共有3个任务，分别基于RISC-V芯片的应用开发设计、芯片AI工具链的测试与应用、面向低空经济场景的芯片综合应用。

1、竞赛时间

实操比赛时间为2小时。

2、竞赛任务

实际操作部分由参赛选手按工作任务书的要求完成，具体工作任务见下（每套赛卷考核知识点与样题公布知识点相同，每套赛卷与样卷存在约30%变动）：

（1）任务一：基于RISC-V芯片的应用开发设计

能够根据RISC-V架构芯片的相关指令集手册，解析RISC-V指令编码；根据RISC-V芯片的状态，运行RISC-V指令，并验证指令运行结果；完善和优化RISC-V指令文件，编译并验证算法运行结果；根据算法要求，完善和优化代码，利用RISC-V工具链编译、链接代码，并验证算法运行结果。

（2）任务二：芯片AI工具链的测试与应用

连接适配摄像头模块，利用计算芯片开发工具链，实现感知模型的部署、识别、分析、优化等操作。设置程序验证场景，检验程序运行结果是否与预期一致。采集程序日志数据，截图保存数据结果。

（3）任务三：面向低空经济场景的芯片综合应用

根据任务给定的图纸，将前述任务中完成设计的模块适配到芯片开发验证平台，并验证硬件在环系统通讯状态；在规定的空域内，进行巡检任务；在仿真世界的指定地点进行图像采集和检测；采集程序日志数据，截图保存数据结果。

3、评判标准

（1）评判方法：裁判组在坚持“公平、公正、公开、科学、规范”的原则下，各负其责，按照制订的评分细则进行评分。

结果评分：比赛结束后，裁判组根据参赛选手提交的比赛结果进行评分。