EDA技术与应用教程（Verilog HDL版）53Verilog时序逻辑建模_ 2.pptVIP

下载本文档

1
0
约1.12千字
约 4页
2025-10-30 发布于福建
举报
版权申诉

EDA技术与应用教程（Verilog HDL版）53Verilog时序逻辑建模_ 2.ppt

1、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。。
2、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
3、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

5.2寄存器和锁存器的设计

寄存器和锁存器是时序逻辑电路中最基本的存储单元。本书中描述的锁存器和寄存器，分别特指数字电路课程中介绍过的D锁存器和边沿触发的D触发器。5.2.1寄存器设计实例【例5.1】利用VerilogHDL设计一个简单寄存器。该寄存器在时钟信号i_clk上升沿触发，其数据输入信号为i_din。//example_5_1:Asimpleregistermoduledff(inputi_clk,inputi_din,outputrego