2025年数字时钟课程设计报告.pdfVIP

不飞则已，一飞冲天；不鸣则已，一鸣惊人。——《韩非子》

一．设计题目

数字时钟仿真设计

二．设计目的和要球

1）目的

掌握数字时钟的工作原理和设计方法，学会用Multisim10软件操作实验内

容，掌握设计性试验的实验方法。

数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相

比具有更高的准确性和直观性，且无机械装置，具有更长的使用寿命，因此得到

了广泛的应用。数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑

电路和时序电路。

因此，我们此次设计数字钟就是为了了解数字钟的原理，从而学会制作数字

钟。而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路

的作用及实用方法。且由于数字钟包括组合逻辑电路和时序电路。通过它可以进

一步学习和掌握各种组合逻辑电路与时序电路的原理和方法。

2）要求

（1）设计一个具有时、分、秒的十进制数字显示的计时器。

（2）具有手动校时、校分的功能。

（3）通过开关能实现小时的十二进制和二十四进制转换。

（4）具有整点报时的功能，应该是每个整点完成相应点数的报时，如3点

钟响3声。

三．设计原理

1）总体方案设计

数字时钟由振荡器、分频器、计数器、译码现实、报时等电路组成。其中，振

荡器和分频器组成标准信号发生器，直接决定计时系统的精度。由不同进制的计

数器、译码器和显示器组成计时系统。将标准秒信号送入采用六十进制的“秒计

数器”，每累计60s就发出一个“分脉冲”信号，该信号将作为“分计数器”的

时钟脉冲。“分计数器”也采用六十进制计数器，每累计60min，发出一个“时

英雄者，胸怀大志，腹有良策，有包藏宇宙之机，吞吐天地之志者也。——《三国演义》

脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用二十四进制或十二

进制计时器，可实现对一天24h或12h的累计。译码显示电路将“时”、“分”、

“秒”计数器的输出状态通过六位七段译码器显示器显示出来，可进行整点报时，

计时出现误差时，可以用校时电路校时、校分。数字时钟的原理框图如图1所示。

时十位时个位分十位分个位秒十位秒个位

译码器译码器译码器译码器译码器译码器

计数器计数器计数器计数器计数器计数器

校时电路校分电路

振荡电路分频电路分频电路

9v电池7805降压到5V给系统提供电源

2）单元电路设计

1.秒脉冲产生电路

秒脉冲产生电路用一个1Hz的秒脉冲时钟信号源代替。

2.计数器电路

整个计数器电路由秒计数器、分计数器和时计数器串联而成。秒脉冲信号经过

6级计数器，分别得到秒个位、秒十位。分个位、分十位以及时个位、时十位的

计时。显示6位的“时”、“分”、“秒”需要6片中规模的计数器。其中，秒计数

器和分计数器都是60进制，时计数器喂二十四/十二进制，都选用74ls160