【浮点乘法器的设计、综合与仿真探究案例4200字】.docx

【浮点乘法器的设计、综合与仿真探究案例4200字】.docx

  1. 1、本文档内容版权归属内容提供方,所产生的收益全部归内容提供方所有。如果您对本文有版权争议,可选择认领,认领后既往收益都归您。。
  2. 2、本文档由用户上传,本站不保证质量和数量令人满意,可能有诸多瑕疵,付费之前,请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形,可联系本站下载客服投诉处理。
  3. 3、文档侵权举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多

浮点乘法器的设计、综合与仿真分析案例

目录

浮点乘法器的设计、综合与仿真分析案例

1.1浮点乘法器Verilog设计……

1.2浮点乘法器逻辑综合………

1.2浮点乘法器布局布线…………

1.3浮点乘法器VCS仿真…………

1

1

3

6

11

1.1浮点乘法器Verilog设计

如图3-4所示,通用的32位单精度浮点数由三个部分组成,可以表示为V=(-1)?*(1+0.M)*2E-127。

S:1-bit符号域(sign),符号位为0即正,为1即负。

E:8-bit指数域(exponent),表示2的指数,

您可能关注的文档

文档评论(0)

文档之家 + 关注
实名认证
内容提供者

文档创作者

1亿VIP精品文档

相关文档